实现芯片复杂工程修改的方法及系统的制作方法
【技术领域】
[0001]本发明涉及网络通信领域，尤其涉及一种实现芯片复杂工程修改的方法及系统。
【背景技术】
[0002]目前，网络技术的发展及信息化应用的普及，各种硬件芯片得到了越来越广泛的应用。
[0003]伴随着科技的发展，芯片复杂度越来越高，同时，要求芯片的研发周期越来越短，如此，以适应科技发展的速度;相应的，为了满足上述要求，越来越多的芯片不得不在芯片开发后期或芯片流片回来发现芯片缺陷后，再进一步的做工程修改来补救。
[0004]工程修改主要针对门级网表，门级网表的可读性非常差，并且在综合时会基于寄存器转换级电路做复杂优化，该复杂的工程修改一般都是需要在大量的组合逻辑中加入或修改部分逻辑，这种修改的难度至少有两点，首先是很难在门级网表里面和寄存器转换级电路中对应的信号，其次是改动的逻辑量很多，影响的逻辑很多，导致工程修改越来越难，一些复杂的工程修改甚至不可实现。
【发明内容】
[0005]本发明的目的在于提供一种实现芯片复杂工程修改的方法及系统。
[0006]为实现上述目的之一，本发明一实施方式的实现芯片复杂工程修改的方法包括:查找原始的寄存器转换级电路和原始的门级网表，获取其相互对应的关键信号；
对原始的寄存器转换级电路中的关键信号进行修改，生成寄存器转换级电路I;
在所述寄存器转换级电路I的关键信号后插入第一寄存器，将对原始的寄存器转换级电路的关键信号进行修改后的修改结果缓存至所述第一寄存器中，生成寄存器转换级电路2；
在原始的门级网表的关键信号后插入第二寄存器，生成门级网表I;
根据寄存器转换级电路2以及门级网表1，获取门级网表2;
保存和/或输出寄存器转换级电路I和门级网表2，完成芯片复杂工程的修改。
[0007]作为本发明一实施方式的进一步阐述，“在所述寄存器转换级电路I的关键信号后插入第一寄存器，生成寄存器转换级电路2”后，所述方法还包括:
根据所述寄存器转换级电路2匹配生成门级网表2a。
[0008]作为本发明一实施方式的进一步阐述，“根据寄存器转换级电路2以及门级网表I，获取门级网表2”具体包括:
根据门级网表2a以及门级网表1，获取匹配原始的门级网表的ECO脚本文件；
在原始的门级网表上加载所述ECO脚本文件，得到门级网表2。
[0009]作为本发明一实施方式的进一步阐述，所述方法还包括:
采用Conformal软件比对所述门级网表2a以及门级网表I，获取匹配原始的门级网表的ECO脚本文件。
[0010]作为本发明一实施方式的进一步阐述，“保存和/或输出新的寄存器转换级电路和新的门级网表”后，所述方法还包括:
将所述寄存器转换级电路I和门级网表2进行形式验证，当确认通过验证后，完成芯片复杂工程的修改。
[0011]为实现上述目的之一，本发明一实施方式的实现芯片复杂工程修改的系统，所述系统包括:数据获取模块，用于查找原始的寄存器转换级电路和原始的门级网表，获取其相互对应的关键信号；
数据处理模块，用于对原始的寄存器转换级电路中的关键信号进行修改，生成寄存器转换级电路I;
在所述寄存器转换级电路I的关键信号后插入第一寄存器，将对原始的寄存器转换级电路的关键信号进行修改后的修改结果缓存至所述第一寄存器中，生成寄存器转换级电路2；
在原始的门级网表的关键信号后插入第二寄存器，生成门级网表I;
根据寄存器转换级电路2以及门级网表1，获取门级网表2;
存储输出模块，用于保存和/或输出寄存器转换级电路I和门级网表2，完成芯片复杂工程的修改。
[0012]作为本发明一实施方式的进一步阐述，所述数据处理模块还用于:根据所述寄存器转换级电路2匹配生成门级网表2a。
[0013]作为本发明一实施方式的进一步阐述，所述数据处理模块还用于:
根据门级网表2a以及门级网表1，获取匹配原始的门级网表的ECO脚本文件；
在原始的门级网表上加载所述ECO脚本文件，得到门级网表2。
[0014]作为本发明一实施方式的进一步阐述，所述数据处理模块还用于:
采用Conformal软件比对所述门级网表2a以及门级网表I，获取匹配原始的门级网表的ECO脚本文件。
[0015]作为本发明一实施方式的进一步阐述，所述数据处理模块还用于:
将所述寄存器转换级电路I和门级网表2进行形式验证，当确认通过验证后，完成芯片复杂工程的修改。
[0016]与现有技术相比，本发明的有益效果是:本发明实现芯片复杂工程修改的方法及系统，通过找出寄存器转换级电路和门级网表上共同的关键信号，并分别在其关键信号后增加相应的寄存器产生新的网表，基于新的网表产生工程修改脚本运用到原始门级网表，实现芯片复杂工程修改，从而使用最少的逻辑改动实现目标工程修改，加速芯片的重新设计周期。
【附图说明】
[0017]图1是本发明一实施方式中实现芯片复杂工程修改的方法的流程图；
图2a_2i为本发明一实施方式中具体实例应用示意图；
图3是本发明一实施方式中实施方式中实现芯片复杂工程修改的系统的模块图。【具体实施方式】
[0018]以下将结合附图所示的【具体实施方式】对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
[0019]如图1所示，在本发明的一实施方式中提供的实现芯片复杂工程修改的方法，所述方法包括:
51、查找原始的寄存器转换级电路和原始的门级网表，获取其对应的关键信号。
[0020]本发明一具体示例中，需要分别对照原始的寄存器转换级电路和原始的门级网表，查找其共同的需要修改的关键信号。
[0021 ]所述寄存器转换级电路通常被被称为RTL。
[0022]以下为了方便描述，举一具体示例详细说明。
[0023]结合图2a、2b所不，图2a为原始的寄存器转换级电路；图2b为原始的门级网表。
[0024]通过比对可知，原始的寄存器转换级电路中的关键信号为“a”，在原始门级网表中对应的关键信号为“n4”。
[0025]进一步的，所述实现芯片复杂工程修改的方法还包括:
52、对原始的寄存器转换级电路中的关键信号进行修改，生成寄存器转换级电路I。
[0026]接续上述示例，本次工程修改时，需要将所述关键信号“a”中“in0&&inl”修改为“inO I I ini，，。
[0027]结合图2c、2d所示，图2c为对原始的寄存器转换级电路中的关键信号“a”进行修改的逻辑代码；图2d为对原始的寄存器转换级电路中的关键信号修改后所生成的寄存器转换级电路I。
[0028]通过图2d可知，修改后的寄存器转换级电路中，关键信号“a”，已经由“in0&&inl”修改为“inO I I ini”，在此不做详细赘述。
[0029]进一步的，所述实现芯片复杂工程修改的方法还包括:
53、在所述寄存器转换级电路I的关键信号后插入第一寄存器，将对原始的寄存器转换级电路的关键信号进行修改后的修改结果缓存至所述第一寄存器中，生成寄存器转换级电路2生成寄存器转换级电路2;
接续上述示例，传统的寄存器转换级电路修改，其对关键信号“a”进行修改后，其会继续影响信号b以及输出outO，即对寄存器转换级电路中的一处信号进行修好后，在该修改信号后的电路全部受到影响，如此，在修改寄存器转换级电路过程中，需要更改大量的逻辑电路，修改复杂，且出错概率高。
[0030]本发明中，在寄存器转换级电路I的关键信号后插入第一寄存器，并将对原始的寄存