一种看门狗电路的制作方法
【专利摘要】本发明提供一种看门狗电路，包括：FPGA芯片；DSP芯片，与所述FPGA芯片连接；复位电路，与所述FPGA芯片连接；电源，与所述DSP芯片，所述复位电路及所述FPGA芯片连接，用于为所述DSP芯片，所述复位电路及所述FPGA芯片供电；其中，在所述FPGA芯片上电时，所述FPGA芯片判断看门狗开关功能信号是为高电平还是低电平，在为所述高电平时，控制所述复位电路的看门狗功能处于打开状态；在为所述低电平时，控制所述复位电路的看门狗功能处于关闭状态，在所述复位电路的看门狗功能处于所述关闭状态时，能够对所述FPGA芯片进行正常的仿真或写入程序操作。
【专利说明】
一种看门狗电路
技术领域
[0001]本发明涉及制冷设备技术领域，尤其涉及一种看门狗电路。
【背景技术】
[0002]在目前的信号处理中，有很大部分电路采用DSP(Digital Signal Processing:数字信号处理)加FPGA(Field — Programmable Gate Array:现场可编程门阵列)的方式实现设计。为保障程序异常情况下能恢复运行，通常需要设计看门狗电路。
[0003]看门狗电路是指，系统设计中通过软件或硬件方式在一定周期内监控系统的运行状况。如果在规定的时间内未收到来自系统的触发信号，则看门狗电路会强制复位系统，以保证程序在运行异常情况下能恢复。
[0004]目前，看门狗大致分为内置看门狗和外置看门狗两类，在工程应用中多使用外置看门狗电路。外置看门狗电路需要系统周期去“喂狗”，否则看门狗会产生复位信号，复位整个系统。
[0005]基于外置看门狗设计的电路，虽然可以保证程序运行的稳定性，但在程序调试、程序升级过程中带来诸多不便，通用的做法是打开设备，断开看门狗复位管脚，有的需要使用电烙铁，在程序调试完毕或程序升级完成后，再恢复该部分电路。可见，现有技术中的看门狗电路的控制方式还不够优化。
【发明内容】
[0006]本申请实施例提供一种看门狗电路，用以解决现有技术中存在的看门狗电路的控制方式还不够优化的技术问题。
[0007 ]本申请实施例提供一种看门狗电路，包括:
[0008]FPGA芯片;DSP芯片，与所述FPGA芯片连接;复位电路，与所述FPGA芯片连接；
[0009]电源，与所述DSP芯片，所述复位电路及所述FPGA芯片连接，用于为所述DSP芯片，所述复位电路及所述FPGA芯片供电；
[0010]其中，在所述FPGA芯片上电时，所述FPGA芯片判断看门狗开关功能信号是为高电平还是低电平，在为所述高电平时，控制所述复位电路的看门狗功能处于打开状态;在为所述低电平时，控制所述复位电路的看门狗功能处于关闭状态，在所述复位电路的看门狗功能处于所述关闭状态时，能够对所述FPGA芯片进行正常的仿真或写入程序操作。
[0011]可选的，所述FPGA芯片中包括用于打开和关闭所述复位电路的看门狗功能的第一程序模块，所述第一程序模块，用于在所述FPGA芯片上电时，判断看门狗开关功能信号是为高电平还是低电平，在为所述高电平时，控制所述复位电路的看门狗功能处于打开状态;在为所述低电平时，控制所述复位电路的看门狗功能处于关闭状态。
[0012]可选的，所述FPGA芯片中还包括用于控制是否对所述DSP芯片执行看门狗功能的第二程序模块，所述第二程序模块用于在所述FPGA芯片上电后，判断所述看门狗开关功能信号是为所述高电平还是所述低电平，在为所述高电平时，所述FPGA芯片正常执行对所述DSP芯片的看门狗功能;在为所述低电平时，所述FPGA芯片关闭对所述DSP芯片的看门狗功能，在所述FPGA芯片关闭对所述DSP芯片的看门狗功能时，能够对所述DSP芯片进行正常的仿真或写入程序操作。
[0013]可选的，在所述FPGA芯片正常执行对所述DSP芯片的看门狗功能之后，所述FPGA芯片用于判断是否在规定时间内收到所述DSP芯片的喂狗信号，如果为否，则复位所述DSP芯片。
[0014]可选的，所述复位电路在所述FPGA芯片上电后，用于判断是否收到来自所述FPGA芯片的看门狗功能关闭指令，在为是时，关闭所述看门狗功能;在为否时，用于判断是否接收到来自所述FPGA芯片的喂狗信号。
[0015]可选的，所述复位电路包括:
[0016]复位芯片，连接在所述电源与所述FPGA芯片之间；
[0017]检查插座，与所述FPGA芯片中的第一通用管脚连接，所述第一通用管脚的信号即为所述看门狗开关功能信号；
[0018]上拉电阻，一端与所述电源连接，另一端与所述FPGA芯片及所述检查插座连接；
[0019]在所述电路所在的信号处理板上电后，当所述检查插座接地时，所述看门狗开关功能信号为所述低电平;当所述检查插座悬空时，所述看门狗开关功能信号为所述高电平。
[0020]可选的，所述复位芯片的复位输出管脚连接至所述FPGA芯片的复位管脚，所述复位芯片的片选管脚连接到所述FPGA芯片的第二通用管脚，所述复位芯片的时钟管脚连接到所述FPGA芯片的第三通用管脚，所述复位芯片的数据管脚连接到FPGA芯片的第四通用管脚。
[0021]可选的，所述DSP芯片的复位管脚连接至所述FPGA芯片的第五通用管脚，所述DSP芯片通过数据地址总线连接至所述FPGA芯片。
[0022]本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点:
[0023]本申请实施例中，看门狗电路包括:FPGA芯片;DSP芯片，与所述FPGA芯片连接;复位电路，与所述FPGA芯片连接；电源，与所述DSP芯片，所述复位电路及所述FPGA芯片连接，用于为所述DSP芯片，所述复位电路及所述FPGA芯片供电；其中，在所述FPGA芯片上电时，所述FPGA芯片判断看门狗开关功能信号是为高电平还是低电平，在为所述高电平时，控制所述复位电路的看门狗功能处于打开状态;在为所述低电平时，控制所述复位电路的看门狗功能处于关闭状态，在所述复位电路的看门狗功能处于所述关闭状态时，能够对所述FPGA芯片进行正常的仿真或写入程序操作。可见，通过判断看门狗开关功能信号是为高电平还是低电平，对复位电路的看门狗功能进行控制，提供了一种更加优化的看门狗电路的控制方式。
【附图说明】
[0024]图1为本申请实施例提供的看门狗电路的结构示意图；
[0025]图2为本申请实施例提供的FPGA芯片控制是否开启看门狗功能的流程示意图；
[0026]图3为本申请实施例中提供的复位电路的是否开启看门狗功能的流程示意图；
[0027]图4为本申请实施例中提供的FPGA芯片控制是否开启对DSP芯片的看门狗功能的流程示意图。
【具体实施方式】
[0028]本发明实施例提供一种看门狗电路，用以解决现有技术中存在的看门狗电路的控制方式还不够优化的技术问题。
[0029]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0030]请参考图1，为本申请实施例提供的看门狗电路的结构示意图，看门狗电路包括:FPGA芯片10;DSP芯片11，与所述FPGA芯片1连接;复位电路12，与所述FPGA芯片1连接；电源13，与所述DSP芯片11，所述复位电路12及所述FPGA芯片10连接，用于为所述DSP芯片11，所述复位电路12及所述FPGA芯片10供电。
[0031]其中，在所述FPGA芯片1上电时，所述FPGA芯片1判断看门狗开关功能信号是为高电平还是低电平，在为所述高电平时，控制所述复位电路12的看门狗功能处于打开状态；在为所述低电平时，控制所述复位电路12的看门狗功能处于关闭状态，在所述复位电路12的看门狗功能处于所述关闭状态时，能够对所述FPGA芯片10进行正常的仿真或写入程序操作。
[0032]所述复位电路12包括:复位芯片121，连接在所述电源13与所述FPGA芯片10之间；检查插座122，与所述FPGA芯片10中的第一通用管脚(英文简称:GP1;英文全称:GeneralPurpose Input Output)连接，所述第一通用管脚的信号即为所述看门狗开关功能信号；上拉电阻123，一端与所述电源13连接，另一端与所述FPGA芯片10及所述检查插座122连接;在所述看门狗电路所在的信号处理板上电后，当所述检查插座122接地时，所述看门狗开关功能信号为所述低电平；当所述检查插座122悬空时，所述看门狗开关功能信号为所述高电平。其中，电源13可以为3.3V电压电源，上拉电阻123可以为I个1000欧姆的电阻。
[0033]具体的，FPGA芯片10可以通过配置复位芯片121上的状态寄存器来改变复位芯片121上的看门狗功能的状态。看门狗功能的喂狗周期可以配置为1.4s、600ms或200ms等。
[0034]FPGA芯片10可以通过判断看门狗开关功能信号是高电平还是低电平，对看门狗功能的状态进行控制，如果开门狗开关功能信号是低电平，则FPGA芯片10关闭复位电路12的看门狗功能。由于检测插座122接地时，看门狗开关功能信号为低电平，则可以通过将检测插座接地，实现关闭看门狗功能，在对具备看门狗复位功能的设备进行软件升级工作时，可以直接将检查插座122接地，来关闭复位电路12的看门狗功能，不需要拆开设备并断开复位管脚。
[0035]请继续参考图1，所述复位芯片121的复位输出管脚(RESET)连接至所述FPGA芯片10的复位管脚，所述复位芯片121的片选管脚(英文简称:CS;英文全称:chip select)连接到所述FPGA芯片10的第二通用管脚，所述复位芯片121的时钟管脚SCK连接到所述FPGA芯片10的第三通用管脚，所述复位芯片121的数据管脚SI连接到FPGA芯片10的第四通用管脚。
[0036]所述DSP芯片11的复位管脚连接至所述FPGA芯片10的第五通用管脚，所述DSP芯片11通过数据地址总线(英文简称:EMIF；英文全称:External Memory Interface)连接至所述FPGA芯片10。
[0037]FPGA芯片10中包括第一程序模块，第一程序模块中包括用于打开和关闭复位芯片121的看门狗功能的程序。请参考图2，为第一程序模块运行时，FPGA芯片1的工作流程，包括以下步骤:
[0038]步骤20，FPGA芯片10所在的信号处理板上电后，FPGA芯片10判断看门狗开关功能信号的电平是否为高电平;如果为高电平，执行步骤21;如果为低电平，执行步骤23。
[0039]步骤21，打开复位芯片121的看门狗功能。
[0040]步骤22，周期喂狗。
[0041 ]步骤23，关闭复位芯片121的看门狗功能；
[0042]步骤24，进行仿真调试或者软件烧写。
[0043 ]请参考图3，在FPGA芯片1的控制下，复位芯片121的工作流程包括以下步骤:
[0044]步骤30，等待FPGA芯片10的看门狗关闭命令;如果收到看门狗关闭命令，执行步骤31，如果没有收到看门狗关闭命令，执行步骤33。
[0045]步骤31，关闭看门狗功能。
[0046]步骤32，等待看门狗打开命令。如果收到看门狗打开命令，执行步骤33。
[0047 ] 步骤33，等待FPGA芯片1的喂狗信号。
[0048]步骤34，周期喂狗，然后继续执行步骤33。
[0049]FPGA芯片10中还包括第二程序模块，第二程序模块中包括用于控制是否对所述DSP芯片11执行看门狗功能的程序，请参考图4，为第二程序模块运行时，FPGA芯片10的工作流程，包括以下步骤:
[0050]步骤40，FPGA芯片10所在的信号处理板上电后，FPGA芯片10判断看门狗开关功能信号的是否为高电平;如果为高电平，执行步骤41;如果为低电平，则执行步骤46。
[0051 ]步骤41，打开FPGA芯片10的看门狗功能;其中，FPGA芯片10的看门狗功能是指通过编程形成的看门狗电路，用于对DSP芯片11进行复位。
[0052]步骤42，等待DSP芯片11的喂狗信号。
[0053]步骤43，如果在规定时间内收到DSP芯片11的喂狗信号，则继续执行步骤42。
[0054]步骤44，如果没有在规定时间内收到DSP芯片11的喂狗信号，则执行步骤45。
[0055]步骤45，复位DSP芯片11。
[0056]步骤46，关闭FPGA芯片1的看门狗功能，不复位DSP芯片11。
[0057]步骤47，进行仿真调试或者软件烧写。
[0058]本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点:
[0059]本申请实施例中，看门狗电路包括:FPGA芯片;DSP芯片，与所述FPGA芯片连接;复位电路，与所述FPGA芯片连接；电源，与所述DSP芯片，所述复位电路及所述FPGA芯片连接，用于为所述DSP芯片，所述复位电路及所述FPGA芯片供电；其中，在所述FPGA芯片上电时，所述FPGA芯片判断看门狗开关功能信号是为高电平还是低电平，在为所述高电平时，控制所述复位电路的看门狗功能处于打开状态;在为所述低电平时，控制所述复位电路的看门狗功能处于关闭状态，在所述复位电路的看门狗功能处于所述关闭状态时，能够对所述FPGA芯片进行正常的仿真或写入程序操作。可见，通过判断看门狗开关功能信号是为高电平还是低电平，对复位电路的看门狗功能进行控制，提供了一种更加优化的看门狗电路的控制方式。
[0060]本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
[0061]本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
[0062]这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
[0063]这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
[0064]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种看门狗电路，其特征在于，包括: FPGA芯片;DSP芯片，与所述FPGA芯片连接;复位电路，与所述FPGA芯片连接； 电源，与所述DSP芯片，所述复位电路及所述FPGA芯片连接，用于为所述DSP芯片，所述复位电路及所述FPGA芯片供电； 其中，在所述FPGA芯片上电时，所述FPGA芯片判断看门狗开关功能信号是为高电平还是低电平，在为所述高电平时，控制所述复位电路的看门狗功能处于打开状态;在为所述低电平时，控制所述复位电路的看门狗功能处于关闭状态，在所述复位电路的看门狗功能处于所述关闭状态时，能够对所述FPGA芯片进行正常的仿真或写入程序操作。2.如权利要求1所述的电路，其特征在于，所述FPGA芯片中包括用于打开和关闭所述复位电路的看门狗功能的第一程序模块，所述第一程序模块，用于在所述FPGA芯片上电时，判断看门狗开关功能信号是为高电平还是低电平，在为所述高电平时，控制所述复位电路的看门狗功能处于打开状态;在为所述低电平时，控制所述复位电路的看门狗功能处于关闭状态。3.如权利要求2所述的电路，其特征在于，所述FPGA芯片中还包括用于控制是否对所述DSP芯片执行看门狗功能的第二程序模块，所述第二程序模块用于在所述FPGA芯片上电后，判断所述看门狗开关功能信号是为所述高电平还是所述低电平，在为所述高电平时，所述FPGA芯片正常执行对所述DSP芯片的看门狗功能;在为所述低电平时，所述FPGA芯片关闭对所述DSP芯片的看门狗功能，在所述FPGA芯片关闭对所述DSP芯片的看门狗功能时，能够对所述DSP芯片进行正常的仿真或写入程序操作。4.如权利要求3所述的电路，其特征在于，在所述FPGA芯片正常执行对所述DSP芯片的看门狗功能之后，所述FPGA芯片用于判断是否在规定时间内收到所述DSP芯片的喂狗信号，如果为否，则复位所述DSP芯片。5.如权利要求1所述的电路，其特征在于，所述复位电路在所述FPGA芯片上电后，用于判断是否收到来自所述FPGA芯片的看门狗功能关闭指令，在为是时，关闭所述看门狗功能；在为否时，用于判断是否接收到来自所述FPGA芯片的喂狗信号。6.如权利要求1-5中任一权项所述的电路，其特征在于，所述复位电路包括: 复位芯片，连接在所述电源与所述FPGA芯片之间； 检查插座，与所述FPGA芯片中的第一通用管脚连接，所述第一通用管脚的信号即为所述看门狗开关功能信号； 上拉电阻，一端与所述电源连接，另一端与所述FPGA芯片及所述检查插座连接； 在所述电路所在的信号处理板上电后，当所述检查插座接地时，所述看门狗开关功能信号为所述低电平;当所述检查插座悬空时，所述看门狗开关功能信号为所述高电平。7.如权利要求6所述的电路，其特征在于，所述复位芯片的复位输出管脚连接至所述FPGA芯片的复位管脚，所述复位芯片的片选管脚连接到所述FPGA芯片的第二通用管脚，所述复位芯片的时钟管脚连接到所述FPGA芯片的第三通用管脚，所述复位芯片的数据管脚连接到FPGA芯片的第四通用管脚。8.如权利要求7所述的电路，其特征在于，所述DSP芯片的复位管脚连接至所述FPGA芯片的第五通用管脚，所述DSP芯片通过数据地址总线连接至所述FPGA芯片。
【文档编号】G06F11/07GK105868042SQ201610221626
【公开日】2016年8月17日
【申请日】2016年4月11日
【发明人】于志, 于志一, 何晨凯, 刘嵩义
【申请人】四川九洲电器集团有限责任公司