一种硬盘背板及硬盘指示灯的控制方法和系统的制作方法

文档序号:10552445阅读:668来源:国知局
一种硬盘背板及硬盘指示灯的控制方法和系统的制作方法
【专利摘要】本发明提供了一种硬盘背板及硬盘指示灯的控制方法和系统,该硬盘背板包括:接收单元、触发单元、FPGA芯片及控制单元;所述接收单元,用于接收外部的上游板卡发送的SFF?8485协议信号,并将所述SFF?8485协议信号发送给所述FPGA芯片;所述触发单元,用于根据所述SFF?8485协议信号的格式,向所述FPGA芯片发送对应的触发信号;所述FPGA芯片,用于根据所述触发单元发送的触发信号,从预设的至少两个解析程序中选择对应的目标解析程序对所述SFF?8485协议信号进行解析;所述控制单元,用于根据所述FPGA芯片发送的解析结果对外部的至少一个硬盘的指示灯进行控制。本方案能够降低硬盘背板的成本。
【专利说明】
一种硬盘背板及硬盘指示灯的控制方法和系统
技术领域
[0001] 本发明涉及计算机技术领域,特别涉及一种硬盘背板及硬盘指示灯的控制方法和 系统。
【背景技术】
[0002] 硬盘背板作为服务器的一种重要组成部件,用于连接硬盘与上游板卡,其中上游 板卡包括服务器主板、RAID(磁盘阵列)卡或SAS(串行连接小型计算机系统接口)卡等。硬盘 背板上集成有FPGA(现场可编程门阵列)芯片,当硬盘背板接收到上游板卡发送的SFF-8485 协议信号后,FPGA芯片对接收到的SFF-8485协议信号进行解析,硬盘背板根据FPGA芯片的 解析结果控制相连的各个硬盘上的硬盘指示灯。
[0003] 由于SFF-8485协议不是一个完全封闭的协议,用户在一定程度上能够自定义数据 传输格式,因而不同厂家生产的上游板卡发送的SFF-8485协议信号经常具有不同的格式。 FPGA芯片只有通过与SFF-8485协议信号格式相对应的解析程序才能够对SFF-8485协议信 号进行解析,从而实现硬盘指示灯的正常工作。
[0004] 由于不同的上游板卡可能具有不同的SFF-8485协议信号格式,为了实现硬盘背板 上的FPGA芯片能够正常地对上游板卡发送的SFF-8485协议信号进行解析,目前通常采用的 方式是根据上游板卡发送的SFF-8485协议信号的格式,单独对FPGA芯片中的解析程序进行 开发。
[0005] 针对于现有技术的解决方案,当硬盘背板与具有不同SFF-8485协议信号格式的上 游板卡相连时,均需要单独对硬盘背板上FPGA芯片中的解析程序进行开发,因而硬盘背板 的成本较高。

【发明内容】

[0006] 本发明实施例提供了一种硬盘背板及硬盘指示灯的控制方法和系统,能够降低硬 盘背板的成本。
[0007] 本发明实施例提供了一种硬盘背板,包括:接收单元、触发单元、FPGA芯片及控制 单元;
[0008] 所述接收单元,用于接收外部的上游板卡发送的SFF-8485协议信号,并将所述 SFF-8485协议信号发送给所述FPGA芯片;
[0009] 所述触发单元,用于根据所述SFF-8485协议信号的格式,向所述FPGA芯片发送对 应的触发信号;
[0010] 所述FPGA芯片,用于根据所述触发单元发送的触发信号,从预设的至少两个解析 程序中选择对应的目标解析程序对所述SFF-8485协议信号进行解析,并将解析结果发送给 所述控制单元;
[0011] 所述控制单元,用于根据所述FPGA芯片发送的解析结果对外部的至少一个硬盘的 指示灯进行控制。
[0012] 优选地,
[0013]所述触发单元包括:拨码开关;
[0014] 所述拨码开关上设置有至少一对管脚,每一对所述管脚中的第一管脚与所述FPGA 芯片上的一个1/〇(输入输出)接口相连,其中,不同的第一管脚与不同的I/O接口相连;
[0015] 每一对所述管脚根据SFF-8485协议信号的格式被设置为对应的接通状态或断开 状态,其中,各个所述管脚的连接状态对应于不同格式的SFF-8485协议信号时不完全相同;
[0016] 所述拨码开关,用于针对于每一对所述管脚,根据该对管脚所处的状态,通过该对 管脚中的第一管脚向相连的I/O接口发送对应的高电平信号或低电平信号,将各个所述第 一管脚发送的高电平信号或低电平信号的组合作为所述触发信号。
[0017] 优选地,
[0018]所述FPGA芯片中存储有至少两种解析程序以及每一种解析程序与各个I/O接口电 平信号的对应关系;
[0019] 所述PFGA芯片,用于确定与各个所述第一管脚相连的各个I/O接口的电平信号,根 据各个I/O接口的电平信号及所述每一种解析程序与各个I/O接口电平信号的对应关系,从 所述至少两个解析程序中选择与所述各个I/O接口的电平信号相对应的目标解析程序,并 通过该目标解析程序对所述接收单元发送的SFF-8485协议信号进行解析。
[0020] 优选地,
[0021] 每一对所述管脚,用于当该对管脚处于连通状态时,通过该对管脚中的第一管脚 向相连的I/O接口发送低电平信号,当该对管脚处于断开状态时,通过该对管脚中的第一管 脚向相连的I/O接口发送高电平信号。
[0022] 优选地,
[0023]所述FPGA芯片,用于通过所述目标解析程序从所述接收单元发送的SFF-8485协议 信号中解析出目标硬盘的标识、工作指示灯控制信号、错误指示灯控制信号及连接状态指 示灯控制信号;
[0024] 所述控制单元,用于根据所述目标硬盘的标识、工作指示灯控制信号、错误指示灯 控制信号及连接指示灯控制信号,点亮或熄灭所述目标硬盘上的工作指示灯、错误指示灯 及连接状态指示灯。
[0025] 本发明实施例还提供了一种利用上述实施例提供的任意一种硬盘背板对硬盘指 示灯进行控制的方法,包括:
[0026]通过所述接收单元接收外部的上游板卡发送的SFF-8485协议信号,并将所述SFF-8485 协议信号发送给所述 FPGA 芯片;
[0027]通过所述触发单元根据所述SFF-8485协议信号的格式,向所述FPGA芯片发送对应 的触发信号;
[0028]通过所述FPGA芯片根据所述触发信号,从预设的至少两个解析程序中选择对应的 目标解析程序对所述SFF-8485协议信号进行解析,并将解析结果发送给所述控制单元; [0029]通过所述控制单元根据所述FPGA芯片发送的解析结果对外部的至少一个硬盘的 指示灯进行控制。
[0030] 优选地,当所述触发单元包括拨码开关时,
[0031] 所述根据所述SFF-8485协议信号的格式,向所述FPGA芯片发送对应的触发信号包 括:
[0032] 根据所述SFF-8485协议信号的格式将所述拨码开关上的每一对管脚设置为对应 的状态,
[0033] 针对于所述拨码开关上的每一对管脚,根据该对管脚所处的状态,通过该对管脚 中的第一管脚向相连的所述FPGA芯片上的I/O接口发送对应的高电平信号或低电平信号, 将各个所述第一管脚发送的高电平信号或低电平信号的组合作为所述触发信号。
[0034]优选地,当所述FPGA芯片中存储有至少两种解析程序以及每一种解析程序与各个 I /〇接口电平信号的对应关系时,
[0035] 所述根据所述触发信号,从预设的至少两个解析程序中选择对应的目标解析程序 对所述SFF-8485协议信号进行解析包括:
[0036] 确定与各个所述第一管脚相连的各个I/O接口的电平信号,根据各个I/O接口的电 平信号及所述每一种解析程序与各个I/O接口电平信号的对应关系,从所述至少两个解析 程序中选择与所述各个I/O接口的电平信号相对应的目标解析程序,并通过该目标解析程 序对所述接收单元发送的SFF-8485协议信号进行解析。
[0037] 优选地,
[0038]所述解析结果包括:目标硬盘的标识、工作指示灯控制信号、错误指示灯控制信号 及连接状态指示灯控制信号;
[0039]所述根据所述FPGA芯片发送的解析结果对外部的至少一个硬盘的指示灯进行控 制包括:根据所述目标硬盘的标识、工作指示灯控制信号、错误指示灯控制信号及连接指示 灯控制信号,点亮或熄灭所述目标硬盘上的工作指示灯、错误指示灯及连接状态指示灯。
[0040] 本发明实施例还提供了一种硬盘指示灯的控制系统,包括:上游板卡、至少一个包 括指示灯的硬盘及上述实施例提供的任意一种硬盘背板;
[0041] 所述上游板卡,用于向所述硬盘背板发送SFF-8485协议信号;
[0042] 所述硬盘,用于接受所述硬盘背板对所述指示灯的控制。
[0043] 本发明实施例提供了一种硬盘背板及硬盘指示灯的控制方法和系统,触发单元能 够根据SFF-8485协议信号格式向FPGA芯片发送对应的触发信号,FPGA芯片根据接收到的触 发信号选择相应的解析程序对SFF-8485协议信号进行解析,从而控制单元能够根据FPGA芯 片的解析结果对硬盘的指示灯进行控制。这样,硬盘背板能够根据SFF-8485协议信号的格 式选择对应的解析程序对SFF-8485协议信号进行解析,从而无需根据上游板卡发送的SFF-8485 协议信号的格式单独对硬盘背板上的 FPGA 芯片中的解析程序进行开发,节约单独开发 解析程序的时间和费用,降低了硬盘背板的成本。
【附图说明】
[0044] 为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明 的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据 这些附图获得其他的附图。
[0045] 图1是本发明一个实施例提供的一种硬盘背板的示意图;
[0046] 图2是本发明一个实施例提供的一种包括拨码开关的硬盘背板的示意图;
[0047] 图3是本发明一个实施例提供的一种硬盘指示灯的控制方法流程图;
[0048] 图4是本发明另一个实施例提供的一种硬盘指示灯的控制方法流程图;
[0049] 图5是本发明一个实施例提供的一种硬盘指示灯控制的系统示意图。
【具体实施方式】
[0050] 为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例 中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是 本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域普通技术人员 在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
[0051] 如图1所示,本发明实施例提供了一种硬盘背板,包括:接收单元101、触发单元 102、FPGA芯片103及控制单元104;
[0052]所述接收单元101,用于接收外部的上游板卡发送的SFF-8485协议信号,并将所述 SFF-8485协议信号发送给所述FPGA芯片103;
[0053]所述触发单元102,用于根据所述SFF-8485协议信号的格式,向所述FPGA芯片103 发送对应的触发信号;
[0054]所述FPGA芯片,用于根据所述触发单元102发送的触发信号,从预设的至少两个解 析程序中选择对应的目标解析程序对所述SFF-8485协议信号进行解析,并将解析结果发送 给所述控制单元104;
[0055]所述控制单元104,用于根据所述FPGA芯片发送的解析结果对外部的至少一个硬 盘的指示灯进行控制。
[0056]本发明实施例提供了一种硬盘背板,触发单元能够根据SFF-8485协议信号格式向 FPGA芯片发送对应的触发信号,FPGA芯片根据接收到的触发信号选择相应的解析程序对 SFF-8485协议信号进行解析,从而控制单元能够根据FPGA芯片的解析结果对硬盘的指示灯 进行控制。这样,硬盘背板能够根据SFF-8485协议信号的格式选择对应的解析程序对SFF-8485 协议信号进行解析,从而无需根据上游板卡发送的 SFF-8485 协议信号的格式单独对硬 盘背板上的FPGA芯片中的解析程序进行开发,节约单独开发解析程序的时间和费用,降低 了硬盘背板的成本。
[0057]在本发明一个实施例中,触发单元可以包括拨码开关,拨码开关上设置有至少一 对管脚,每一对管脚中的第一管脚与FPGA芯片上的一个I/O接口相连,不同的第一管脚连接 不同的I/O接口;根据SFF-8485协议信号的格式将每一对管脚设置为接通状态或断开状态, 其中各个管脚的连接状态对应于不同格式的SFF-8485协议信号时不完全相同;拨码开关上 各对管脚的连接状态设置完成后,各对管脚中的第一管脚根据该对管脚所处的连接状态向 相连的I/O接口发送高电平信号或低电平信号,将各个第一管脚发送的高电平信号或低电 平信号的组合作为触发信号发送给FPGA芯片。由于每一对管脚有接通和断开两种连接状 态,接通状态和断开状态下第一管脚分别发送不同的电平信号,通过多对管脚连接状态的 组合可以形成多组不同的电平信号,从而实现向PFGA芯片发送对应于不同SFF-8485协议信 号格式的触发信号。
[0058]在本发明实施例中,如图2所示,拨码开关202上设置有8对光脚管脚,管脚11与管 脚12为一对管脚,管脚21与管脚22为一对管脚,管脚31与管脚32为一对管脚,管脚41与管脚 42为一对管脚,管脚51与管脚52为一对管脚,管脚61与管脚62为一对管脚,管脚71与管脚72 为一对管脚,管脚81与管脚82为一对管脚;作为第一管脚的管脚11、管脚21、管脚31、管脚 41、管脚51、管脚61、管脚71及管脚81分别与FPGA芯片上的I/O接口 2031至I/O接口 2038相 连;8个第一管脚均通过电阻R与电源V相连;管脚12、管脚22、管脚32、管脚42、管脚52、管脚 62、管脚72及管脚82均接地。
[0059] 针对于图2所示8对管脚中的任意一对管脚,比如管脚11和管脚12,当管脚11与管 脚12断开时,管脚11端为高电平,相应的I/O接口 2031接收到的为高电平;当管脚11与管脚 12接通时,管脚11端为低电平,相应地I/O接口 2031接收到的为低电平,通过改变管脚11与 管脚12之间的连接状态,管脚11可以向I/O接口 2031发送两种不同的电平信号。每一对管脚 具有接通和断开两种连接状态,根据8对管脚的连接状态可以将拨码开关202划分为256种 状态,相应地可以向FPGA芯片发送256组不同的电平信号。
[0060] 根据SFF-8485协议信号的格式类型,从拨码开关202的256种状态中选择对应数量 的状态与各个类型的SFF-8485协议信号相对应,拨码开关202的一个状态对应一种类型的 SFF-8485协议信号。
[00611例如,共有3中不同格式类型的SFF-8485协议信号,分别为格式1、格式2及格式3, 选择拨码开关202的状态1与格式1相对应,拨码开关202的状态2与格式2相对应,拨码开关 202的状态3与格式3相对应,其中拨码开关202的状态1为管脚11与管脚12接通,其他7对管 脚均断开;拨码开关202的状态2为管脚11与管脚12接通,管脚21与管脚22接通,其他6对管 脚均断开;拨码开关202的状态3为管脚11与管脚12接通,管脚21与管脚22接通,管脚31与管 脚32接通,其他5对管脚均断开。当拨码开关202处于状态1时,I/O接口2031接收到的为低电 平信号,其他7个I/O接口接收到的均为高电平信号;当拨码开关202处于状态2是,I/O接口 2031和I/O接口 2032接收到的为低电平信号,其他6个I/O接口接收到的均为高电平信号;当 拨码开关202处于状态3时,I/O接口 2031、I/O接口 2032及I/O接口 2033接收到的为低电平信 号,其他5个I/O接口接收到的均为高电平信号。SFF-8485协议信号的格式类型与拨码开关 状态及各I/O接口接收到电平信号情况的对应关系如下表1所示,其中表1如下:
[0062]表 1
[0064]当确定与硬盘背板相连的上游板卡发送的SFF-8485协议信号的格式类型后,根据 表1所示的对应关系,确定与该SFF-8485协议信号的格式类型相对应的拨码开关状态,将拨 码开关202的调节至对应的状态。例如,当上游板卡向硬盘背板发送的SFF-8485协议信号的 格式类型为格式1时,将管脚11与管脚12接通,其他7对管脚均断开,将拨码开关202调节至 状态1。
[0065]在本发明一个实施例中,FPGA芯片中预先存储有至少一种解析程序,不同解析程 序能够对不同格式的SFF-8485协议信号进行解析,FPGA芯片中还存储有每一中解析程序与 各个I/O接口电平信号的对应关系。FPGA芯片接收到SFF-8485协议信号后,确定各个I/O接 口的电平信号,根据各个I/O接口的电平信号及每一种解析程序与各个I/O接口电平信号的 对应关系,选择与确定出的各个I/O接口的电平信号相对应的目标解析程序,通过该目标解 析程序对SFF-8485协议信号进行解析。
[0066]例如,如图2所示,FPGA芯片203中存储有3中解析程序,分别为解析程序A、解析程 序B及解析程序C,其中解析程序A能够解析格式1类型的SFF-8485协议信号,解析程序B能够 解析格式2类型的SFF-8485协议信号,解析程序C能够解析格式3类型的SFF-8485协议信号。 FPGA芯片203中还存储有如下表2所示的各I/O接口电平信号与每一个解析程序的对应关 系,其中表2如下:
[0067]表 2
[0069] 当FPGA芯片203接收到SFF-8485协议信号后,确定此时I/O接口 2031至I/O接口 2038共8个I/O接口的电平状态,通过表2所示的对应关系确定出与8个I/O接口的电平状态 相对应的解析程序,将该解析程序作为目标解析程序,通过该目标解析程序对接收到的 SFF-8485协议信号进行解析。例如,FPGA芯片203接收到SFF-8485协议信号后,此时I/O接口 2031至I/O接口 2038这8个I/O接口中I/O接口 2031为低电平,其他7个I/O接口为高电平,则 确定解析程序A为目标解析程序,通过解析程序A对接收到的SFF-8485协议信号进行解析。
[0070]在本发明实施例中,FPGA芯片通过目标解析程序对SFF-8485协议信号进行解析, 解析结果中包括目标硬盘的标识,工作指示灯控制信号、错误指示灯控制信号及连接状态 指示灯控制信号,其中目标硬盘的标识为该条SFF-8485协议信号所要控制的硬盘地址,工 作指示灯用于指示目标硬盘是否正在工作,错误指示灯用于指示目标硬盘是否发生错误, 连接状态指示灯用于指示目标硬盘是否与硬盘背板连接。
[0071] 例如,硬盘背板共连接有4个硬盘,分别为硬盘1至硬盘4,FPGA芯片对SFF-8485协 议信号进行解析后,获得目标硬盘的标识为硬盘1,工作指示灯控制信号为熄灭,错误指示 灯控制信号为点亮,连接状态指示灯控制信号为点亮,控制单元根据FPGA芯片的解析结果, 将硬盘1的工作指示灯熄灭,将错误指示灯点亮,将连接状态灯点亮,这样用户通过观察硬 盘1的3个指示灯便可以确认硬盘1由于发生错误而停止工作,同时硬盘1与硬盘背板处于接 通状态。
[0072] 如图3所示,本发明一个实施例提供了一种利用本发明实施例提供的任意一种硬 盘背板对硬盘指示灯进行控制的方法,包括:
[0073]步骤301:通过所述接收单元接收外部的上游板卡发送的SFF-8485协议信号,并将 所述SFF-8485协议信号发送给所述FPGA芯片;
[0074]步骤302:通过所述触发单元根据所述SFF-8485协议信号的格式,向所述FPGA芯片 发送对应的触发信号;
[0075]步骤303:通过所述FPGA芯片根据所述触发信号,从预设的至少两个解析程序中选 择对应的目标解析程序对所述SFF-8485协议信号进行解析,并将解析结果发送给所述控制 单元;
[0076] 步骤304:通过所述控制单元根据所述FPGA芯片发送的解析结果对外部的至少一 个硬盘的指示灯进行控制。
[0077]本发明实施例提供了一种硬盘指示灯的控制方法,根据FPGA芯片接收到的SFF-8485 协议信号的格式,向 FPGA 芯片发送对应的触发信号, FPGA 芯片根据接收到的触发信号 选择与SFF-8485协议信号的格式相对应的解析程序作为目标解析程序,进而通过目标解析 程序对SFF-8485协议信号进行解析,根据解析结果对硬盘的指示灯进行控制。这样,根据 SFF-8485协议信号的格式选择不同的解析程序对其进行解析,针对于在对不同格式的SFF-8485 协议信号无需对 FPGA 芯片 中的解析程序进行单独开发 ,节省了单独开发 FPGA 芯片中的 解析程序的时间和费用,从而降低了硬盘背板的成本。
[0078] 为使本发明的目的、技术方案和优点更加清楚,下面结合附图及具体实施例对本 发明作进一步地详细描述。
[0079] 如图4所示,本发明实施例提供了一种硬盘指示灯的控制方法,该方法可以包括以 下步骤:
[0080] 步骤401:根据上游板卡的类型,确定SFF-8485协议信号的格式类型。
[0081] 在本发明一个实施例中,硬盘背板用于连接上游板卡和硬盘,上游板卡的厂家或 类型不同时,上游板卡发送给硬盘背板的SFF-8485协议信号的格式也不相同,确定硬盘背 板所要连接的上游板卡后,根据上游板卡的类型,确定上游板卡发送的SFF-8485协议信号 的格式类型。
[0082] 例如,硬盘背板一端与主板相连,另一端与4个硬盘相连,根据主板的生产厂家确 定主板硬盘背板发送的SFF-8485协议信号的格式类型为格式1。
[0083]步骤402:根据SFF-8485协议信号的格式类型,调整拨码开关的状态,拨码开关根 据所处的状态向FPGA芯片发送对应的触发信号。
[0084]在本发明一个实施例中,确定SFF-8485协议信号的格式类型后,根据预先定义的 SFF-8485协议信号的格式类型与拨码开关状态的对应关系,调整拨码开关上各对管脚的连 接状态,使拨码开关的状态与SFF-8485协议信号的格式类型向对应;拨码开关状态调整完 成后,在硬盘背板开始工作后,拨码开关根据所处的状态,持续向FPGA芯片发送对应的触发 信号。
[0085]例如,预先定义如表1所示的SFF-8485协议信号的格式与拨码开关状态的对应关 系,当确定主板发送的SFF-8485协议信号的格式类型为格式1后,根据表1所示对应关系,将 图2所示的拨码开关202上的管脚11与管脚12接通,将其他的7对管脚都断开,这样将拨码开 关202调整至与格式1相对应的状态1。将拨码开关202调整状态1后,当硬盘背板开始工作 后,管脚11持续向I/O接口 2031发送低电平信号,管脚21至管脚81分别持续向I/O接口 2032 至I/O接口 2038发送高电平信号,使FPGA芯片上的I/O接口 2031为低电平,其他7个I/O接口 为高电平。
[0086]步骤403:接收上游板卡发送的SFF-8485协议信号,并将接收到的SFF-8485协议信 号发送给FPGA芯片。
[0087]在本发明一个实施例中,如图1所示,接收单元201实时接收上游板卡发送的SFF-8485 协议信号, 接收到SFF-8485 协议信号后 ,即时将接收到的 SFF-8485 协议信号发送给 FPGA 芯片 203。
[0088]例如,接收单元实时接收与硬盘背板相连的主板发送的SFF-8485协议信号,接收 到SFF-8485协议信号后将其发送给FPGA芯片。
[0089]步骤404:根据触发信号选择目标解析程序,通过目标解析程序对SFF-8485协议信 号进行解析。
[0090] 在本发明一个实施例中,FPGA芯片中预先存储有至少一个解码程序,以及每一个 解码程序与各个I/O接口电平信号的对应关系,当FPGA芯片接收到SFF-8485协议信号后,确 定当前时间各个I/O接口的电平信号,根据每一个解码程序与各个I/O接口电平信号的对应 关系,确定与当期时间各个I/O接口的电平信号相对应的解码程序为目标解码程序,通过目 标解码程序对接收单元发送的SFF-8485协议信号进行解码处理,并将解码结果发送给处理 单元。
[0091] 例如,在FPGA芯片中预先存储3个解码程序,分别为解码程序A、解码程序B和解码 程序C,并在FPGA芯片中存储如表2所示的解码程序与各个I/O接口电平信号的对应关系。当 FPGA芯片接收到接收单元发送的格式类型为格式1的SFF-8485协议信号后,FPGA芯片确定 出I/O接口 2031为低电平,其他7个I/O接口为高电平后,根据表2所示的对应关系,将预先存 储的解码程序A确定为目标解码程序,通过解码程序A对格式类型为格式1的SFF-8485协议 信号进行解析,解析结果为目标硬盘的标识为硬盘1,工作指示灯控制信号为熄灭,错误指 示灯控制信号为点亮,连接状态指示灯控制信号为点亮,将解析出的结果发送给控制单元。 [0092]步骤405:根据FPGA芯片的解析结果,对硬盘的指示灯进行控制。
[0093]在本发明一个实施例中,控制单元接收FPGA芯片发送的解析结果,根据接收到的 解析结果对相应的硬盘的指示灯进行控制。
[0094]例如,控制单元接收到FPGA芯片发送的包括目标硬盘的标识为硬盘1,工作指示灯 控制信号为熄灭,错误指示灯控制信号为点亮,连接状态指示灯控制信号为点亮的解析结 果后,将与硬盘背板相连的4个硬盘中的硬盘1的工作指示灯熄灭,将错误指示灯点亮,将连 接状态灯点亮。
[0095]如图5所示,本发明一个实施例提供了一种硬件指示灯控制的系统,包括:上游板 卡501、至少一个包括指示灯的硬盘503及本发明实施例提供的任意一种硬盘背板502; [0096] 所述上游板卡501,用于向所述硬盘背板502发送SFF-8485协议信号;
[0097]所述硬盘503,用于接受所述硬盘背板502对所述指示灯的控制。
[0098]本发明提供的各个实施例,至少具有如下有益效果:
[0099] 1、本发明实施例中,触发单元能够根据SFF-8485协议信号格式向FPGA芯片发送对 应的触发信号,FPGA芯片根据接收到的触发信号选择相应的解析程序对SFF-8485协议信号 进行解析,从而控制单元能够根据FPGA芯片的解析结果对硬盘的指示灯进行控制。这样,硬 盘背板能够根据SFF-8485协议信号的格式选择对应的解析程序对SFF-8485协议信号进行 解析,从而无需根据上游板卡发送的SFF-8485协议信号的格式单独对硬盘背板上的FPGA芯 片中的解析程序进行开发,节约单独开发解析程序的时间和费用,降低了硬盘背板的成本。
[0100] 2、本发明实施例中,FPGA芯片中存储有多重解码程序,通过拨码开关控制FPGA芯 片解码时采用的解码程序,这样在不重新开发硬盘背板上FPGA芯片中解码程序的前提下, 硬盘背板与多种上游板卡相连时都能够正常工作,提高了硬盘背板的通用性。
[0101] 3、本发明实施例中,现有硬盘背板的FPGA芯片上有很多空闲的I/O接口,拨码开关 的管脚与FPGA芯片上空闲的I/O接口相连,相对于现有的硬盘背板无需更换FPGA芯片,提高 了 FPGA芯片上I/0接口的利用率。
[0102] 4、本发明实施例中,通过拨码开关上各对管脚连接状态的组合可以形成多组不同 的电平信号,例如当拨码开关包括8对管脚时可以形成256组不同的电平信号,通过更换包 括更多管脚的拨码开关可以进一步提高电平信号的组数,从而使本发明实施例提供的硬板 背板适用于更多种类的上游背板,提高了该硬盘背板的适用性。
[0103]需要说明的是,在本文中,诸如第一和第二之类的关系术语仅仅用来将一个实体 或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在 任何这种实际的关系或者顺序。而且,术语"包括"、"包含"或者其任何其他变体意在涵盖非 排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素, 而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固 有的要素。在没有更多限制的情况下,由语句"包括一个〃....."限定的要素,并不排 除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
[0104]本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过 程序指令相关的硬件来完成,前述的程序可以存储在计算机可读取的存储介质中,该程序 在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光 盘等各种可以存储程序代码的介质中。
[0105]最后需要说明的是:以上所述仅为本发明的较佳实施例,仅用于说明本发明的技 术方案,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、 等同替换、改进等,均包含在本发明的保护范围内。
【主权项】
1. 一种硬盘背板,其特征在于,包括:接收单元、触发单元、现场可编程门阵列FPGA芯片 及控制单元; 所述接收单元,用于接收外部的上游板卡发送的SFF-8485协议信号,并将所述SFF-8485协议信号发送给所述FPGA芯片; 所述触发单元,用于根据所述SFF-8485协议信号的格式,向所述FPGA芯片发送对应的 触发信号; 所述FPGA芯片,用于根据所述触发单元发送的触发信号,从预设的至少两个解析程序 中选择对应的目标解析程序对所述SFF-8485协议信号进行解析,并将解析结果发送给所述 控制单元; 所述控制单元,用于根据所述FPGA芯片发送的解析结果对外部的至少一个硬盘的指示 灯进行控制。2. 根据权利要求1所述的硬盘背板,其特征在于, 所述触发单元包括:拨码开关; 所述拨码开关上设置有至少一对管脚,每一对所述管脚中的第一管脚与所述FPGA芯片 上的一个输入输出I/O接口相连,其中,不同的第一管脚与不同的I/O接口相连; 每一对所述管脚根据SFF-8485协议信号的格式被设置为对应的接通状态或断开状态, 其中,各个所述管脚的连接状态对应于不同格式的SFF-8485协议信号时不完全相同; 所述拨码开关,用于针对于每一对所述管脚,根据该对管脚所处的状态,通过该对管脚 中的第一管脚向相连的I/O接口发送对应的高电平信号或低电平信号,将各个所述第一管 脚发送的高电平信号或低电平信号的组合作为所述触发信号。3. 根据权利要求2所述的硬盘背板,其特征在于, 所述FPGA芯片中存储有至少两种解析程序以及每一种解析程序与各个I/O接口电平信 号的对应关系; 所述PFGA芯片,用于确定与各个所述第一管脚相连的各个I/O接口的电平信号,根据各 个I/O接口的电平信号及所述每一种解析程序与各个I/O接口电平信号的对应关系,从所述 至少两个解析程序中选择与所述各个I/O接口的电平信号相对应的目标解析程序,并通过 该目标解析程序对所述接收单元发送的SFF-8485协议信号进行解析。4. 根据权利要求2所述的硬盘背板,其特征在于, 每一对所述管脚,用于当该对管脚处于连通状态时,通过该对管脚中的第一管脚向相 连的I/O接口发送低电平信号,当该对管脚处于断开状态时,通过该对管脚中的第一管脚向 相连的I/O接口发送高电平信号。5. 根据权利要求1至5中任一所述的硬盘背板,其特征在于, 所述FPGA芯片,用于通过所述目标解析程序从所述接收单元发送的SFF-8485协议信号 中解析出目标硬盘的标识、工作指示灯控制信号、错误指示灯控制信号及连接状态指示灯 控制信号; 所述控制单元,用于根据所述目标硬盘的标识、工作指示灯控制信号、错误指示灯控制 信号及连接指示灯控制信号,点亮或熄灭所述目标硬盘上的工作指示灯、错误指示灯及连 接状态指示灯。6. -种利用权利要求1至5中任一所述硬盘背板对硬盘指示灯进行控制的方法,其特征 在于,包括: 通过所述接收单元接收外部的上游板卡发送的SFF-8485协议信号,并将所述SFF-8485 协议信号发送给所述FPGA芯片; 通过所述触发单元根据所述SFF-8485协议信号的格式,向所述FPGA芯片发送对应的触 发信号; 通过所述FPGA芯片根据所述触发信号,从预设的至少两个解析程序中选择对应的目标 解析程序对所述SFF-8485协议信号进行解析,并将解析结果发送给所述控制单元; 通过所述控制单元根据所述FPGA芯片发送的解析结果对外部的至少一个硬盘的指示 灯进行控制。7. 根据权利要求6所述的方法,其特征在于,当所述触发单元包括拨码开关时, 所述根据所述SFF-8485协议信号的格式,向所述FPGA芯片发送对应的触发信号包括: 根据所述SFF-8485协议信号的格式将所述拨码开关上的每一对管脚设置为对应的状 态, 针对于所述拨码开关上的每一对管脚,根据该对管脚所处的状态,通过该对管脚中的 第一管脚向相连的所述FPGA芯片上的I/O接口发送对应的高电平信号或低电平信号,将各 个所述第一管脚发送的高电平信号或低电平信号的组合作为所述触发信号。8. 根据权利要求7所述的方法,其特征在于,当所述FPGA芯片中存储有至少两种解析程 序以及每一种解析程序与各个I/O接口电平信号的对应关系时, 所述根据所述触发信号,从预设的至少两个解析程序中选择对应的目标解析程序对所 述SFF-8485协议信号进行解析包括: 确定与各个所述第一管脚相连的各个I/O接口的电平信号,根据各个I/O接口的电平信 号及所述每一种解析程序与各个I/O接口电平信号的对应关系,从所述至少两个解析程序 中选择与所述各个I/O接口的电平信号相对应的目标解析程序,并通过该目标解析程序对 所述接收单元发送的SFF-8485协议信号进行解析。9. 根据权利要求6至8中任一所述的方法,其特征在于, 所述解析结果包括:目标硬盘的标识、工作指示灯控制信号、错误指示灯控制信号及连 接状态指示灯控制信号; 所述根据所述FPGA芯片发送的解析结果对外部的至少一个硬盘的指示灯进行控制包 括:根据所述目标硬盘的标识、工作指示灯控制信号、错误指示灯控制信号及连接指示灯控 制信号,点亮或熄灭所述目标硬盘上的工作指示灯、错误指示灯及连接状态指示灯。10. -种硬盘指示灯的控制系统,其特征在于,包括:上游板卡、至少一个包括指示灯的 硬盘及权利要求1至5中任一所述的硬盘背板; 所述上游板卡,用于向所述硬盘背板发送SFF-8485协议信号; 所述硬盘,用于接受所述硬盘背板对所述指示灯的控制。
【文档编号】G06F1/16GK105912076SQ201610246744
【公开日】2016年8月31日
【申请日】2016年4月20日
【发明人】刘栋
【申请人】浪潮电子信息产业股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1