基于tms320f28335pfga的程序烧写系统的制作方法
【专利摘要】本发明涉及一种基于TMS320F28335PFGA的程序烧写系统，属于程序固化技术领域。为了提高TMS320F28335PFGA烧写程序时的高可靠性、防干扰性和便捷性，本发明采用逻辑控制单元、光耦、信号驱动器、嵌位电路和RS?232电平转换器实现；其主要利用特定IO口信号通过光耦的隔离，经逻辑控制单元采集的PROGRAM?CONTROL信号来确定TMS320F28335PFGA的烧写程序方式。本发明简单灵活、安全性高、可靠性好、移植性好。
【专利说明】
基于TMS320F28335PFGA的程序烧写系统
技术领域
[0001 ]本发明涉及程序固化技术领域，具体涉及一种基于TMS320F28335PFGA的程序烧写系统。
【背景技术】
[0002]基于JTAG的烧写技术必须在CCS环境下通过JTAG接口实现。虽然基于JTAG接口的烧写易于操作，方便调试，但常常受空间和传输距离限制。
[0003](I)通过JTAG接口下载程序不能脱离CCS的仿真环境，由于需要连接仿真器进行程序下载，常常需要打开设备外壳。
[0004](2)通过JTAG接口下载程序不能满足远距离下载要求，难以实现系统的程序更新。
[0005]因此在一些拆卸困难的场合，进行程序维护工作非常困难。比如一台DSP系统安装在复杂、封闭的环境下，当程序需要更新或升级时，利用JTAG接口难以实现Flash的在线烧写。而通过串行通信烧写技术采用“程序”烧写“程序”的方法则不受限制。前一个“程序”指已固化程序，用于实现串行通信烧写的时机判断、数据接收及烧写的具体实施等;而后一个“程序”是用户的应用目标代码。
【发明内容】
[0006](一)要解决的技术问题
[0007]本发明要解决的技术问题是:如何设计一种DSP系统安装在复杂、封闭的环境下，当程序需要更新或升级时，不拆卸机箱的情况下进行DSP软件在线烧写的系统。
[0008](二)技术方案
[0009]为了解决上述技术问题，本发明提供了一种基于TMS320F28335PFGA的程序烧写系统，包括:TMS320F28335PFGA、逻辑控制单元、信号驱动器、第一光耦、RS-232电平转换器、PC机、嵌位电路以及第二光耦;从第二光耦引出OT端子；
[0010]所述PC机用于TMS320F28335PFGA烧写程序的运行；PC机与TMS320F28335PFGA建立串行通信网络，RS-232电平转换器用于TMS320F28335PFGA与PC机之间串行通信的电平转换；
[0011]第一光耦设置于了]\^3 2(^28 33 5??64与1^-23 2电平转换器之间，用于对TMS320F28335PFGA的串行通信进行隔离，使得TMS320F28335PFGA与PC机之间实现信号隔离；
[0012]OT端子用于确定TMS320F28335PFGA的程序引导模式，低电平时为程序烧写模式；高电平时为内部Flash加载程序模式；第二光耦设置于嵌位电路与OT端子之间，用于对TMS320F28335PFGA引导方式的状态信号引脚GP1084进行隔离，使得嵌位电路与OT端子之间实现信号隔离；
[0013]嵌位电路用于OT端子悬空时，使OT端子输出的信号PR0GRAM-C0NTR0L固定为高电平；
[0014]信号驱动器用于设置TMS320F28335PFGA引脚GP1028的两种功能，当信号PROGRAM-C0NTR0L为低电平时，信号驱动器选通，PC机的串行接口接到GP1028，这时GP1028设置为RXD，TMS320F28335PFGA处于程序烧写模式；当信号PR0GRAM-C0NTR0L为高电平时，信号驱动器不工作，TMS320F28335PFGA未处于程序烧写模式，GP1028设置为外设片选CS6，输出给逻辑控制单元，用于外设片选信号的译码；
[0015]所述逻辑控制单元用于对所接收到的信息进行译码，在烧写程序过程中，不输出TMS320F28335PFGA上其他外设的片选信号。
[0016]优选地，所述PC机与TMS320F28335PFGA通过SCI建立串行通信网络。
[0017]优选地，所述TMS320F28335PFGA在系统上电后，复位信号有效，在复位信号的上升沿锁存了 TMS320F28335PFGA引导方式的状态信号引脚GP1084的设置，根据GP1084的状态，来确定程序引导方式。
[0018](三)有益效果
[0019]本发明设计的程序烧写系统不使用TMS320F28335PFGADSP的JTAG接口，使得该DSP系统安装在复杂、封闭的环境下，当程序需要更新或升级时，不拆卸机箱的情况下就能够进行DSP软件在线烧写的系统;其中本发明通过逻辑控制单元根据采集PR0GRAM-C0NTR0L的信号来确定，是否对TMS320F28335PFGA外围的外设输出片选信号，从而实现在烧写程序时，关闭系统内所有外设片选，使系统更加稳定、干扰更小;还使用了嵌位电路，在OT端子悬空的状态下，使引导方式的状态信号GP1084固定为高电平，且信号PR0GRAM-C0NTR0L状态参与逻辑控制单元的译码程序，用以对外设芯片片选的译码;两个光耦的设置，使得PC机、引导方式状态信号与TMS320F28335PFGA及其他控制电路都隔离开，整个系统优化后完全可以达到可靠、稳定的应用要求。这样在不增加任何外加电路的负担，成本大大降低。本发明简单灵活、安全性高、可靠性好、移植性好。
【附图说明】
[0020]图1为本发明实施例的系统框架结构示意图；
[0021]图2为利用本发明实施例的系统实现程序烧写的流程图。
【具体实施方式】
[0022]为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。
[0023]为解决上述技术问题，本发明提供一种基于TMS320F28335PFGA的程序烧写系统，如图1所示，所述程序烧写系统包括:TMS320F28335PFGA、逻辑控制单元、信号驱动器、第一光耦、RS-232电平转换器、PC机、嵌位电路以及第二光耦，从第二光耦引出一个OT端子，作为系统的信号输入端口 ；工作时，首先将OT端子接地，TMS320F28335PFGA上电，PC机与TMS320F28335PFGA建立串行通信网络，进行程序在线更新。烧写完成后，TMS320F28335PFGA断电，断开串行通信网络，将OT端子悬空，实现DSP上电复位后自动加载程序运行。本发明能够准确、快捷和方便的进行DSP程序更新。
[0024]所述TMS320F28335PFGA在系统上电后，复位信号有效，在复位信号的上升沿锁存了 TMS320F28335PFGA引导方式的状态信号引脚GP1084的设置，根据GP1084的状态(高电平或低电平)，来确定程序引导方式(自动从内部Flash加载程序或SCI程序烧写)。
[0025]所述逻辑控制单元用于未烧写程序状态对所接收到的信息进行译码，在烧写程序过程中，不输出DSP目标板TMS320F28335PFGA上其他外设的片选信号，关闭外设；
[0026]所述信号驱动器用于设置TMS320F28335PFGA引脚GP1028的两种功能，当OT端子输出的信号PR0GRAM-C0NTR0L为低电平时，信号驱动器选通，PC机的串行接口接到GP1028，这时GP1028设置为SCI串行通信的RXD，输入信号；反之，信号PR0GRAM-C0NTR0L为高电平时，信号驱动器不工作，TMS320F28335PFGA处于未烧写程序状态，GP1028设置为外设片选CS6，输出给逻辑控制单元，用于外设片选信号的译码；
[0027]所述第一光耦设置于所述TMS320F28335PFGA与RS-232电平转换器之间，用于对TMS320F28335PFGA的串行通信进行隔离，使得TMS320F28335PFGA与PC机之间的信号隔离；
[0028]所述RS-232电平转换器用于TMS320F28335PFGA与PC机之间串行通信的电平转换。TMS320F28335PFGA的串行通信为TTL电平，PC机的串行通信为RS-232电平；
[0029]所述PC机用于TMS320F28335PFGA烧写程序的运行；
[0030]所述嵌位电路用于OT端子悬空时，通过嵌位电路，使信号PR0GRAM-C0NTR0L固定为高电平；
[0031 ] 所述第二光耦设置于所述嵌位电路与OT端子之间，用于对TMS320F28335PFGA引导方式的状态信号GP1084进行隔离，使得嵌位电路与OT端子之间实现信号隔离。
[0032]下面结合具体实施例和附图对本发明作进一步说明。
[0033]参考图1，如其中实施例所示，GP1028在实际工程应用中是使用外设片选CS6的功能，此功能是输出信号;但是在烧写程序时是使用SCI串行通信的RXD功能，此功能是输入信号。所以，本发明通过逻辑控制单元根据采集PR0GRAM-C0NTROL的信号来确定，是否对TMS320F28335PFGA外围的外设输出片选信号，从而实现在烧写程序时，关闭系统内所有外设片选，使系统更加稳定、干扰更小。
[0034]参考图2，如图所示程序烧写流程，首先打开F28335SerialFlash.sdp工程，根据DSP目标程序配置工程参数，将OT端子接地，DSP上电进入SCI弓I导模式;在DSP与PC机建立串行通信网络后，调用擦、写和验证函数进行程序更新，更新提示成功后，将DSP断电，将OT端子悬空，断开串行通信网络。再次上电后，实现DSP上电复位后自动加载程序运行。
[0035]以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
【主权项】
1.一种基于TMS320F28335PFGA的程序烧写系统，其特征在于，包括:TMS320F28335PFGA、逻辑控制单元、信号驱动器、第一光耦、RS-232电平转换器、PC机、嵌位电路以及第二光耦;从第二光耦引出OT端子； 所述PC机用于TMS320F28335PFGA烧写程序的运行；PC机与TMS320F28335PFGA建立串行通信网络，RS-232电平转换器用于TMS320F28335PFGA与PC机之间串行通信的电平转换； 第一光耦设置于TMS320F28335PFGA与RS-232电平转换器之间，用于对TMS320F28335PFGA的串行通信进行隔离，使得TMS320F28335PFGA与PC机之间实现信号隔离； OT端子用于确定TMS320F28335PFGA的程序引导模式，低电平时为程序烧写模式；高电平时为内部Flash加载程序模式；第二光耦设置于嵌位电路与OT端子之间，用于对TMS320F28335PFGA引导方式的状态信号引脚GP1084进行隔离，使得嵌位电路与OT端子之间实现信号隔离； 嵌位电路用于OT端子悬空时，使OT端子输出的信号PR0GRAM-C0NTR0L固定为高电平； 信号驱动器用于设置TMS320F28335PFGA引脚GP1028的两种功能，当信号PR0GRAM-C0NTR0L为低电平时，信号驱动器选通，PC机的串行接口接到GP1028，这时GP1028设置为RXD，TMS320F28335PFGA处于程序烧写模式；当信号PR0GRAM-C0NTR0L为高电平时，信号驱动器不工作，TMS320F28335PFGA未处于程序烧写模式，GP1028设置为外设片选CS6，输出给逻辑控制单元，用于外设片选信号的译码； 所述逻辑控制单元用于在未烧写程序状态对所接收到的信息进行译码，在烧写程序过程中，不输出TMS320F28335PFGA上其他外设的片选信号。2.如权利要求1所述的基于TMS320F28335PFGA的程序烧写系统，其特征在于，所述PC机与TMS320F28335PFGA通过串行通信接口 SCI建立串行通信网络。3.如权利要求1或2所述的基于TMS320F28335PFGA的程序烧写系统，其特征在于，所述TMS320F28335PFGA在系统上电后，复位信号有效，在复位信号的上升沿锁存了TMS320F28335PFGA引导方式的状态信号引脚GP1084的设置，根据GP1084的状态，来确定程序引导方式。
【文档编号】G06F9/445GK105912376SQ201610525670
【公开日】2016年8月31日
【申请日】2016年7月6日
【发明人】倪菊艳, 王永山, 陈晚如, 赵博, 王艳勇, 林桔秋, 周婧, 刘倩, 林青, 郭伟, 李丽丹, 郭黎霞, 姜哲, 段芊, 杨晓宇, 满艺, 张建伟
【申请人】中国北方车辆研究所