一种miim总线电路的制作方法
【专利摘要】本发明公开了一种MIIM总线电路，至少包括两个主控板以及一上联卡，每个主控板至少包括一主控板主电路，每个主控板的主控板主电路的MIIM接口通过背板与所述上联卡的MIIM接口相连，由主控板产生主备用通知信号给所述上联卡，使所述上联卡只受主用主控板控制，本发明利用主控板上的CPU直接管理上联卡上的以太网PHY芯片，节省了系统的成本，减少了系统设计的复杂性，也保证了指令的快速执行。
【专利说明】
一种Ml IM总线电路
技术领域
[0001 ]本发明涉及一种MIIM总线电路，特别是涉及一种通过背板传输的MIIM总线电路。
【背景技术】
[0002] 为保证网络系统运行可靠性，现有网络系统一般都设计为双主控系统，一块为主 用主控板，一块为备用主控板，以实现冗余热备份功能，其中主用的主控板实现整个系统的 管理功能，备用主控板热备份，在收到系统主备倒换命令后，两块主控板主备倒换，即原来 的备用主控板变为主用主控板，取得系统的控制权，而原来的主用主控板变为备用板，不再 拥有系统的控制权。
[0003] 在网络系统中，其它线卡的业务数据通过背板汇聚到以太网上联卡，上联卡上的 10G以太网PHY芯片通过10G光模块用光纤和系统外的设备连接，实现数据上联的功能。
[0004] MIIM(Medium Independent Interface Management，媒体独立接口管理）接口是 以太网PHY芯片的管理接口，其有一根单向时钟信号MCK和一根双向数据信号MDI0。在双主 控板系统中，主用主控板上的CHJ通过MUM总线对上联卡上的10G以太网PHY芯片管理，可以 通过MIIM总线来读取10G以太网PHY芯片的寄存器以获取以太网口的状态，或者配置10G以 太网PHY芯片的寄存器，改变10G以太网PHY芯片的工作模式等。
[0005] 图1为现有双主控板系统中对上联卡管理的框架示意图。在目前的网络系统中，一 般都是通过在上联卡上增加一颗CPU芯片，利用CPU的MUM接口直接管理PHY芯片，然后主用 主控板再通过一个百兆网口和上联卡上的CHJ的百兆网口通信，间接地管理上联卡的PHY芯 片。
[0006] 上述现有技术有如下缺点：上联卡上需要增加支持MnM接口和百兆网口的CPU，增 加了系统的成本和设计的复杂度;主用主控板和10G以太网PHY芯片通信时，需要通过上联 卡上的CPU中转，导致控制以太网口和获取以太网口状态的延时。
【发明内容】
[0007] 为克服上述现有技术存在的不足，本发明之目的在于提供一种MIIM总线电路，其 利用主控板上的CPU直接管理上联卡上的10G以太网PHY芯片，节省了系统的成本，减少系统 设计的复杂性，也保证了指令的快速执行。
[0008] 为达上述目的，本发明提出一种MnM总线电路，至少包括两个主控板以及上联卡， 每个主控板至少包括一主控板主电路，每个主控板的主控板主电路的MnM接口通过背板与 所述上联卡的MIIM接口相连，由主控板产生主备用通知信号给所述上联卡，使所述上联卡 只受主用主控板控制。
[0009] 进一步地，每个主控板还包括主控板使能电路及主控板接口电路，所述主控板使 能电路连接所述主控板主电路，用于产生两个主控板的切换信号至所述上联卡;所述主控 板接口电路连接所述主控板主电路，用于将数据利用所述主控板电路的MHM接口从主控板 主电路经背板传输至所述上联卡。
[0010] 进一步地，所述上联卡包括上联卡接口电路以及上联卡主电路，所述上联卡接口 电路通过背板连接所述主控板使能电路及所述主控板接口电路，以将经背板传输来的主控 板数据传输至所述上联卡主电路的以太网PHY芯片。
[0011] 进一步地，所述上联卡接口电路与两个主控板使能电路的其中之一连接。
[0012] 进一步地，所述主控板接口电路包含支持热插拔的双向接口电路及其外围电路， 其输入端连接所述主控板主电路的MHM接口，输出端通过背板连接至所述上联卡接口电路 的输入端口。
[0013 ]进一步地，所述双向接口电路的使能管脚连接地信号，低电平有效。
[0014]进一步地，所述上联卡接口电路包括两个支持热插拔的模拟开关，两个模拟开关 的一端分别连接所述上联卡主电路的时钟信号口与双向数据信号口，每个模拟开关的另两 端连接所述主控板接口电路，每个模拟开关的使能端口连接所述主控板使能电路的输出 端。
[0015]进一步地，所述主控板使能电路包括一 CPLD或FPGA电路及其外围电路，其通过数 据总线的时钟信号线与数据信号线与所述主控板主电路的CHJ通信。
[0016] 进一步地，所述上联卡为10G上联卡。
[0017] 与现有技术相比，本发明一种MIIM总线电路将主控板CPU的MIIM接口通过主控板 接口电路、上联卡接口电路与上联卡的MIIM接口相连，主控板产生主备用通知信号给上联 卡，保证上联卡只受主用主控板控制，本发明利用主控板上的CPU直接管理上联卡的以太网 PHY芯片，节省了系统的成本，减少了系统设计的复杂性，也保证了指令的快速执行;本发明 分别在主控板和上联卡的MUM接口上做热插拔设计，保证在插拔单板时不损伤芯片。
【附图说明】
[0018] 图1为现有双主控板系统中对上联卡管理的框架示意图；
[0019] 图2为本发明一种MIIM总线电路的电路结构图；
[0020] 图3为本发明较佳实施例之MIIM总线电路的电路结构图。
【具体实施方式】
[0021] 以下通过特定的具体实例并结合【附图说明】本发明的实施方式，本领域技术人员可 由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同 的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离 本发明的精神下进行各种修饰与变更。
[0022] 图2为本发明一种MIIM总线电路的电路结构图。如图2所示，本发明一种MIIM总线 电路，包括:第一主控板1、第二主控板2以及上联卡3,第一主控板1、第二主控板2、上联卡3 通过背板相连，其中，每个主控板包含有:主控板使能电路10、主控板接口电路20、主控板主 电路40,上联卡3包括上联卡接口电路30以及上联卡主电路50。
[0023]其中，主控板主电路40和上联卡主电路50为系统原电路，主控板使能电路10为一 CPLD或FPGA(图中为U2)电路及其外围电路如总线上拉电阻R1/R2,其通过数据总线如I2C (时钟信号线SCL/数据信号线SDA)与主控板主电路40的CPU通信，用于产生第一主控板1与 第二主控板2的切换信号至上联卡接口电路30,并告知本主控板的工作状态为主用还是备 用，这里需说明的是，由于通过一个切换信号就可实现第一主控板1与第二主控板2的切换， 因此，第一主控板1或第二主控板2中的一个主控板使能电路10连接上联卡接口电路30即 可，但本发明不以此为限；主控板接口电路20包含支持热插拔的双向接口电路U3及其外围 电路如总线上拉电阻R3/R4,用于将数据利用MIIM接口（图中为时钟线MDC/双向数据线 MDIO)从主控板主电路40经背板传输至上联卡接口电路30，并支持热插拔;上联卡接口电路 30由支持热插拔的模拟开关U4/U5组成，用于将经背板传输来的主控板数据传输至上联卡 主电路50的以太网PHY芯片U6,并支持热插拔。
[0024]具体地说，主控板主电路40的CPU(Ul)的I2C数据总线（时钟信号线SCL/数据信号 线SDA)连接主控板使能电路10的相应端口，主控板主电路40的CPU(Ul)的MIIM总线(MDC/ MDI0)连接主控板接口电路20的输入端(A1 /A2 )，主控板使能电路10的输出端口通过背板连 接至上联卡接口电路30的使能端口（U4/U5之1脚IN接口），第一主控板1的主控板接口电路 20的输出端(B1/B2)通过背板连接至上联卡接口电路30的第一输入端口（U4/U5之9脚NC接 口），第二主控板2的主控板接口电路20的输出端(B1/B2)通过背板连接至上联卡接口电路 30的第二输入端口（U4/U5之2脚N0接口），上联卡接口电路30的输出端口（U4/U5之10脚COM 接口）连接至上联卡的上联卡主电路50的以太网PHY芯片U6的MIM总线接口（图中为时钟线 MDC/双向数据线MDI0)。
[0025]图3为本发明较佳实施例之MIIM总线电路的电路结构图。其中，主控板A表示插入 背板A槽的主控板，主控板B表示插入背板B槽的主控板，一块10G上联卡的MHM总线通过背 板连接到两块主控板，插在A槽的主控板将主从指示信号/ACT IVE_A发到10G上联卡上，10G 上联卡据此信号来判定区分主备主控板，当/ACT IVE_A信号为低时，主控板A为主用，当/ ACT IVE_A为高时，主控板B为主用。主控板上，U1是CPU，U2是CPLD，CPU通过12C接口的时钟 信号SCL和数据信号SDA同CPLD通信，告知CPLD本板是主用板还是备用板，CPLD输出/ACT IVE_A(/ACT IVE_B)信号到背板。主用主控板输出/ACT IVE_A信号到背板，备用主控板输 出/ACT IVE_B信号到背板，U3是一个支持热插拔的双向驱动器，使能管脚/0E连到地信号 上，低电平有效，U3的双向驱动器开启。
[0026] 在10G上联卡上，U6是10G以太网PHY芯片BCM8705，U4和U5是支持热插拔的模拟开 关芯片MAX4736，其真值表如表1所示。当选择信号IN为' 0 '时，NC导通，N0关闭。当选择信号 IN为' 1'时，N0导通，NC关闭。
[0027]表 1
[0029] 当主控板A为主用时，/ACT IVE_A信号为'0'，以太网PHY芯片BCM8705选择和MDC_A 和MD 10_六信号通信，反之，当主控板A为备用时，/ACT IVE_A信号为'1'，以太网PHY芯片 BCM8705选择和10_8信号通信，从而实现了上联卡上的10G以太网PHY芯片和主 用主控板上的CPU通信，以及备用主控板的CPU断开。
[0030] 综上所述，本发明一种MIIM总线电路将主控板CPU的MIIM接口通过主控板接口电 路、上联卡接口电路与上联卡的MIM接口相连，主控板产生主备用通知信号给上联卡，保证 上联卡只受主用主控板控制，本发明利用主控板上的CHJ直接管理上联卡的以太网PHY芯 片，节省了系统的成本，减少了系统设计的复杂性，也保证了指令的快速执行;本发明分别 在主控板和上联卡的MUM接口上做热插拔设计，保证在插拔单板时不损伤芯片。
[0031 ]任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修 饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
【主权项】
1. 一种MIIM总线电路，至少包括两个主控板以及一上联卡，每个主控板至少包括一主 控板主电路，其特征在于:每个主控板的主控板主电路的ΜΠΜ接口通过背板与所述上联卡 的MIIM接口相连，由主控板产生主备用通知信号给所述上联卡，使所述上联卡只受主用主 控板控制。2. 如权利要求1所述的一种ΜΠΜ总线电路，其特征在于:每个主控板还包括主控板使能 电路及主控板接口电路，所述主控板使能电路连接所述主控板主电路，用于产生两个主控 板的切换信号至所述上联卡;所述主控板接口电路连接所述主控板主电路，用于将数据利 用所述主控板电路的ΜΠΜ接口从主控板主电路经背板传输至所述上联卡。3. 如权利要求2所述的一种ΜΠΜ总线电路，其特征在于:所述上联卡包括上联卡接口电 路以及上联卡主电路，所述上联卡接口电路通过背板连接所述主控板使能电路及所述主控 板接口电路，以将经背板传输来的主控板数据传输至所述上联卡主电路的以太网PHY芯片。4. 如权利要求3所述的一种ΜΠΜ总线电路，其特征在于:所述上联卡接口电路与两个主 控板使能电路的其中之一连接。5. 如权利要求4所述的一种ΜΠΜ总线电路，其特征在于:所述主控板接口电路包含支持 热插拔的双向接口电路及其外围电路，其输入端连接所述主控板主电路的MIIM接口，输出 端通过背板连接至所述上联卡接口电路的输入端口。6. 如权利要求5所述的一种ΜΠΜ总线电路，其特征在于:所述双向接口电路的使能管脚 连接地信号，低电平有效。7. 如权利要求5所述的一种ΜΠΜ总线电路，其特征在于:所述上联卡接口电路包括两个 支持热插拔的模拟开关，两个模拟开关的公共端分别连接所述上联卡主电路的时钟信号口 与双向数据信号口，每个模拟开关的另两端连接所述主控板接口电路，每个模拟开关的使 能端口连接所述主控板使能电路的输出端。8. 如权利要求7所述的一种MIIM总线电路，其特征在于：所述主控板使能电路包括一 CPLD或FPGA电路及其外围电路，其通过数据总线的时钟信号线与数据信号线与所述主控板 主电路的CPU通信。9. 如权利要求8所述的一种MIIM总线电路，其特征在于:所述上联卡为IOG上联卡。
【文档编号】G06F13/40GK105912494SQ201610221360
【公开日】2016年8月31日
【申请日】2016年4月11日
【发明人】王亦鸾
【申请人】上海斐讯数据通信技术有限公司