一种功耗平衡的集成电路设计方法及系统的制作方法
【专利摘要】本申请公开了一种功耗平衡的集成电路设计方法及系统，在通过仿真获得算法的满足预定设计要求的门级网表之后，获得不同测试向量下的动态功耗，对动态功耗的异常情况进行判断，若存在异常的动态功耗，则通过异常分析，进行算法的改进，直到动态功耗不存在异常情况，从而，可以获得动态功耗平衡的算法相应的电路设计，在电路设计阶段通过算法的改进实现电路动态功耗的平衡，提高电路的攻击防御能力。
【专利说明】
-种功耗平衡的集成电路设计方法及系统
技术领域
[0001] 本申请设及集成电路设计领域，具体地说，设及一种功耗平衡的集成电路设计方 法及系统。
【背景技术】
[0002] 随着计算机软件技术和集成电路技术的不断发展，忍片的应用越来越广泛，忍片 设计中对信息的安全性的要求也越来越高，尤其是在设及到国家安全信息、金融信息等对 安全性要求高的忍片，需要对忍片安全性攻击方面做考虑，提高忍片的攻击防御能力。
[0003] 目前，对忍片的攻击技术已经发展到抗差分功耗分析（DPA)、抗差分故障分析 (DFA)和相关性功耗分析(CPA)等运些与功耗分析相关的攻击，主要是通过对忍片功耗的进 行分析，破解出忍片上的密钥或密钥的相关信息，进而进行攻击。
[0004] 为了防御运种基于功耗分析的攻击，通常会在硬件电路方面对功耗进行补偿，达 到平衡功耗的目的，在一个应用于安全领域的智能卡忍片的设计中，通过双倍数字电路来 对功耗进行补偿，其设计了两个对称的加密硬件电路，其中一个用于得到加密结果，另一个 用于对用于加密的硬件电路进行功耗补偿，此方法在一定程度上可W达到抗功耗分析的目 的，但增加了硬件资源成本，忍片的面积W及整体功耗都大大增加。
【发明内容】
[0005] 有鉴于此，本申请所要解决的技术问题是提供了一种功耗平衡的集成电路设计方 法，在电路设计的过程中通过动态功耗进行算法的改进，进而获得功耗平衡的设计电路，提 高电路的攻击防御能力。
[0006] 为了解决上述技术问题，本申请有如下技术方案：
[0007] -种功耗平衡的集成电路设计方法，包括：
[000引SOl，将算法进行硬件电路描述及行为级仿真，W获得与算法匹配的硬件电路描 述；
[0009] S02,生成与算法匹配的硬件电路描述的口级网表；
[0010] S03,进行口级网表的口级仿真及时序功耗分析，W获得满足预定设计要求的口级 网表；
[0011] S04,获得不同测试向量下满足预定设计要求的口级网表的动态功耗；
[0012] S05,判断是否存在异常的动态功耗；
[0013] 若是，则通过异常分析进行算法的改进，并返回步骤SOI。
[0014] 可选的，将算法进行硬件电路描述及行为级仿真，W获得与算法匹配的硬件电路 描述的步骤包括：
[0015] SlOl，将算法生成算法测试文件，算法测试文件中包括算法W及算法的输入、中间 结果及输出结果；
[0016] S102,对算法进行硬件电路描述并生成硬件电路描述的电路测试文件；
[0017] S103,在测试激励下，分别进行电路测试文件和算法测试文件的仿真，判断电路测 试文件与算法测试文件的测试结果是否匹配；
[0018] 若匹配且覆盖率满足预定要求，则硬件电路描述为与算法匹配的硬件电路描述；
[0019] 若不匹配或覆盖率不满足预定要求，则进行算法的硬件电路描述的修改，并返回 步骤S102。
[0020] 可选的，在步骤S05中，若否，则利用不存在异常动态功耗的口级网表进行布线布 局。
[0021 ]可选的，在步骤S04的动态功耗包括各子模块的动态功耗;进行布线布局的步骤包 括：
[0022] 利用不存在异常动态功耗的口级网表进行自动布线布局；
[0023] 根据各子模块的动态功耗，调整各子模块的布局布线的分布位置，W使得整个布 线布局的不同区域的平均面积下的动态功耗基本相同。
[0024] 此外，本发明还提供了一种功耗平衡的集成电路设计系统，包括：
[0025] 硬件电路描述及仿真单元，用于将算法进行硬件电路描述及行为级仿真，W获得 与算法匹配的硬件电路描述；
[0026] 口级网表生成单元，用于生成与算法匹配的硬件电路描述的口级网表；
[0027] 口级网表仿真单元，用于进行口级网表的口级仿真及时序功耗分析，W获得满足 预定设计要求的n级网表；
[0028] 动态功耗获取单元，用于获得不同测试向量下满足预定设计要求的口级网表的动 态功耗；
[0029] 动态功耗异常判断单元，用于判断是否存在异常的动态功耗，若是，则通过异常分 析进行算法的改进，并返回硬件电路描述及仿真单元。
[0030] 可选的，硬件电路描述及仿真单元包括：
[0031] 算法测试文件生成单元，用于将算法生成算法测试文件，算法测试文件中包括算 法W及算法的输入、中间结果及输出结果；
[0032] 电路测试文件生成单元，用于对算法进行硬件电路描述并生成硬件电路描述的电 路测试文件；
[0033] 测试文件仿真单元，用于在测试激励下，分别进行电路测试文件和算法测试文件 的仿真，判断电路测试文件与算法测试文件的测试结果是否匹配，若匹配且覆盖率满足预 定要求，则硬件电路描述为与算法匹配的硬件电路描述，若不匹配或覆盖率不满足预定要 求，则进行算法的硬件电路描述的修改，并返回电路测试文件生成单元。
[0034] 可选的，动态功耗异常判断单元中，若不存在异常的动态功耗，还包括：
[0035] 版图生成单元，用于利用不存在异常动态功耗的口级网表进行布线布局。
[0036] 可选的，版图生成单元包括：
[0037] 自动布线布局单元，用于利用不存在异常动态功耗的口级网表进行自动布线布 局；
[0038] 子模块调整单元，用于根据各子模块的动态功耗，调整各子模块的布局布线的分 布位置，W使得整个布线布局的不同区域的平均面积下的动态功耗基本相同。
[0039] 本发明实施例提供的功耗平衡的集成电路设计方法及系统，在通过仿真获得算法 的满足预定设计要求的口级网表之后，获得不同测试向量下的动态功耗，对动态功耗的异 常情况进行判断，若存在异常的动态功耗，则通过异常分析，进行算法的改进，直到动态功 耗不存在异常情况，从而，可W获得动态功耗平衡的算法相应的电路设计，在电路设计阶段 通过算法的改进实现电路动态功耗的平衡，提高电路的攻击防御能力。
【附图说明】
[0040] 此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申 请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0041] 图1为根据本发明实施例的功耗平衡的集成电路设计方法的流程图；
[0042] 图2为根据本发明实施例的功耗平衡的集成电路设计方法中获得与算法匹配的硬 件电路描述的流程图；
[0043] 图3为根据本发明实施例的功耗平衡的集成电路设计系统的结构示意图。
【具体实施方式】
[0044] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明 的【具体实施方式】做详细的说明。
[0045] 在下面的描述中阐述了很多具体细节W便于充分理解本发明，但是本发明还可W 采用其他不同于在此描述的其它方式来实施，本领域技术人员可W在不违背本发明内涵的 情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0046] 在本发明中，提出了一种功耗平衡的集成电路设计方法，参考图1所示，包括：
[0047] SOl，将算法进行硬件电路描述及行为级仿真，W获得与算法匹配的硬件电路描 述；
[004引S02,生成与算法匹配的硬件电路描述的口级网表；
[0049] S03,进行口级网表的口级仿真及时序功耗分析，W获得满足预定设计要求的口级 网表；
[0050] S04,获得不同测试向量下满足预定设计要求的口级网表的动态功耗；
[0051] S05,判断是否存在异常的动态功耗；
[0052] 若是，则通过异常分析进行算法的改进，并返回步骤SOI。
[0053] 在该方法中，在集成电路设计阶段就考虑功耗平衡的问题，在通过仿真获得算法 的满足预定设计要求的口级网表之后，获得不同测试向量下的动态功耗，对动态功耗的异 常情况进行判断，若存在异常的动态功耗，则通过异常分析，进行算法的改进，直到动态功 耗不存在异常情况，从而，可W获得动态功耗平衡的算法相应的电路设计，在电路设计阶段 通过算法的改进实现电路动态功耗的平衡，提高电路的攻击防御能力。
[0054] 为了更好地理解本发明的技术方案和技术效果，W下将结合流程图对具体的实施 例进行详细的描述。
[0055] 在步骤SOl，将算法进行硬件电路描述及行为级仿真，W获得与算法匹配的硬件电 路描述。
[0056] 在该步骤中，算法通常是指与密钥相关的算法或者其他与安全相关的算法。运些 算法可W为基于现有实现算法的模型，如C语言模型、Matlab程序、System对莫型或C++等实 现算法的模型，将算法进行硬件电路描述，是指利用硬件电路描述语言，如verilog/VHDL 等，将算法进行硬件行为描述、结构描述和数据流描述，将算法对应的硬件电路W硬件语言 描述出来。
[0057] 在对算法进行硬件电路描述之后，进行硬件电路的行为级仿真，即对算法的硬件 电路的设计逻辑进行验证，而不考虑延时等性能功能性仿真，可W通过电路仿真工具来进 行仿真，在仿真过程中，通过对仿真结果的分析，进行硬件电路描述的调整和修改，直到获 得与算法匹配的硬件电路描述。
[0058] 在本发明的实施例中，通过硬件电路描述的仿真结果与算法的测试结果进行对 比，在二者的结果一致时且覆盖率满足预想的设计要求时，认为此时的硬件电路描述为与 算法匹配的硬件电路描述。具体的，参考图2所示，将算法进行硬件电路描述及行为级仿真， W获得与算法匹配的硬件电路描述的步骤包括：
[0059] 在步骤SlOl，将算法生成算法测试文件，算法测试文件中包括算法W及算法的输 入、中间结果及输出结果。
[0060] 在将算法生成测试文件时，主要是在原有算法的基础上，增加测试算法时所需要 的中间结果，W及输入和最终输出结果，将运些中间结果、输入W及输出结果按照测试所需 要的规则与算法一同生成算法测试文件。
[0061] 在步骤S102,对算法进行硬件电路描述并生成硬件电路描述的硬件测试文件。
[0062] 通过硬件描述语言进行描述后的算法，生成了硬件电路描述，通过相关程序的编 写，可W将硬件电路描述生成测试文件，也就是将硬件电路描述按照测试文件的要求编写 为硬件测试文件，W便于进行硬件电路描述的硬件测试文件的仿真。
[0063] 在步骤S103,在测试激励下，分别进行电路测试文件和算法测试文件的仿真，判断 电路测试文件与算法测试文件的测试结果是否匹配。
[0064] 可W利用仿真软件进行电路测试文件和算法测试文件的仿真，仿真软件例如VCS、 NCSIM等，可W根据具体的仿真软件的需求，编写合适的测试激励，在该测试激励下，分别进 行电路测试文件和算法测试文件的仿真，该电路测试文件仿真为行为级仿真，主要验证测 试电路的设计逻辑准确性，设计逻辑的准确性通过判断电路测试文件的测试结果与算法测 试文件的测试结果是否一致，若二者的测试结果一致，则认为测试电路的设计逻辑是准确 的，在覆盖率也满足预定要求的情况下，该硬件电路是合乎设计逻辑要求的，可W认为此时 的硬件电路描述为与算法匹配的硬件电路描述。
[0065] 在二者的测试结果不一致时，则认为测试电路的设计逻辑是与算法不匹配的，在 步骤S104,需要重新调整硬件电路的设计，即需要进行算法的硬件电路描述的修改，在修改 后返回步骤S102,重复步骤S102-103,重新生成该硬件电路描述的电路测试文件并进行行 为级仿真，直到二者测试结果相匹配且覆盖率满足预定要求。
[0066] 运样，通过分别电路测试文件和算法测试文件进行仿真，W及对二者仿真结果的 匹配情况，调整硬件电路描述，从而获得与算法匹配的硬件电路描述。
[0067] 在步骤S02,生成与算法匹配的硬件电路描述的口级网表。
[0068] 在电路设计中，口级网表是用于描述电路元件相互之间连接关系的文件，在口级 网表中将设计电路中的元件和连接关系通过一定规则的语法进行描述，进而可W通过口级 网表进行设计电路的自动布线布局。
[0069] 在获得与算法匹配的硬件电路描述之后，设计电路的设计逻辑基本是正确的，可 W借助逻辑综合工具进行综合，生成口级网表。
[0070] 在步骤S03,进行口级网表的口级仿真及时序功耗分析，W获得满足预定设计要求 的口级网表。
[0071] 在对口级网表的口级仿真中可W对口级网表中的电路功能进行验证并对电路性 能进行预测，在口级仿真中，若电路功能存在问题，则需要进行口级网表的修改，修改后继 续进行口级仿真，直到口级仿真中电路功能无异常，若电路性能不能满足设计要求，电路性 能例如延时等，则需要返回步骤S01，重复步骤S01-S03,重新进行硬件电路的描述W及行为 级仿真，并重新生成口级网表并进行口级仿真，直到电路性能能够满足设计要求。也就是 说，在该口级仿真之后，要获得满足预定设计要求的口级网表，该设计要求至少包括满足口 级网表满足电路功能的要求，或者进一步包括满足电路性能的要求。
[0072] 通常地，在进行口级仿真之后，需要进一步进行时序功耗分析，包括时序分析和功 耗分析，时序分析主要是对设计电路进行全面的时序功能检查，并利用时序分析的结果来 优化设计，用于验证所获得口级网表对设计电路的描述是否正确，功耗分析主要是验证设 计电路的功耗是否满足设计要求，在时序及功耗分析中，根据分析结果，需要对硬件电路描 述和/或口级网表进行进一步的修改和相应的仿真，从而来获得满足预定设计要求的口级 网表。
[0073] 在通过口级网表的口级仿真W及时序功耗分析之后，各向设计要求已基本满足， 可W认为获得了基本满足设计要求的设计电路，在设计中体现为最终优化后获得的口级网 表。通常地，该口级网表就可W用于自动布局布线使用，而在本发明中，为了提高设计电路 的防御攻击的性能，还进一步进行动态功耗的分析和调整。该步骤中的仿真可W通过电路 仿真工具进行。
[0074] 在步骤S04,获得不同测试向量下满足预定设计要求的口级网表的动态功耗。
[0075] 在满足了一定的设计要求之后，获得口级网表在不同测试向量下的动态功耗，根 据不同的设计需求，该动态功耗可W是整个设计电路的动态功耗，也可W是设计电路中的 子模块的动态功耗，子模块为设计电路中的一个功能模块。在优选的实施例中，在该步骤中 获得子模块的动态功耗，按照子模块进行动态功耗平衡，更易于进行后续的分析和算法的 调整，获得局部功耗平衡的设计电路，该动态功耗还可W用于后续自动布线布局后按照区 域进行子模块调整的依据。
[0076] 在每一个测试向量下，对应一个动态功耗，该动态功耗体现晶体管翻转率，体现不 同测试向量下的动态功耗是否存在异常，通常来说，若在大量的测试向量下的动态功耗都 稳定在一个数值附近，那么可W认为相应电路的动态功耗是正常的，对该电路难W通过功 率分析来进行攻击，而若在某个或某些测试向量下的动态功耗存在波动，例如大部分的测 试向量对应的动态功耗都在一个数值附近而一个或几个测试向量对应的动态功耗在该数 值之外的范围内，则认为相应电路的动态功耗存在异常，可W通过数值阔值范围来判断动 态功耗是否存在异常，若动态功耗都在一个阔值范围内，则认为动态功耗不存在异常，若一 个或几个动态功耗在一个阔值范围之外，则认为动态功耗存在异常，异常的分析时针对在 阔值范围之外的测试向量进行。
[0077] 若存在异常的动态功耗，在步骤S06,则需要进一步通过异常分析进行算法的改 进，并返回步骤SOI,重复步骤S01-S05,直到不存在异常的动态功耗。
[0078] 在异常分析中，需要根据具体的测试向量和设计电路或子模块进行具体的分析， 运通常需要设计人员的设计经验来进行具体的分析，在分析之后，通过对算法进行改进，来 克服动态功耗的异常问题，避免从设计电路上进行补偿而带来额外的电路布局，W及额外 的功耗。
[0079] 为了更好地理解本方案，W下W-个具体的实施例进行动态功耗获取及判断、分 析的说明。在该具体的实施例中，为无线局域网中的分组密码算法SM4算法进行电路设计， 在获得该算法的设计电路的满足设计要求的口级网表后，获得了 16个测试下的动态功耗， 如下表所示：
[0081 ] 从上表可W看到，大部分测试向量下的动态功耗都在19.98-20.03%的区间内，仅 测试向量8下的动态功耗在19.56%，则认为动态功耗存在异常，异常的分析时针对该测试 向量8进行，经过分析发现是SM4算法的S盒进行非线性迭代算法的时候，运算过程中存在弱 相关，在该情况下，若输入只有极少数变化的时候，会引起董涛功耗较大的波动，根据该分 析，可W采用在算法中对S盒做掩码的方法来优化电路特性，使得电路的动态功耗维持在稳 定状态。
[0082] 在动态功耗不存在异常时，得到的口级网表认为是符合动态功耗平衡的设计电路 的网表，可W用于电路的布线布局，布线布局可W采用现有的合适的方法进行，例如直接进 行自动布线布局或进行其他优化之后进行布线布局。
[0083] 在发明的优选实施例中，在步骤S07,利用不存在异常动态功耗的口级网表进行布 线布局，进行布线布局的步骤包括：
[0084] 利用不存在异常动态功耗的口级网表进行自动布线布局；
[0085] 根据各子模块的动态功耗，调整各子模块的布局布线的分布位置，W使得整个布 线布局的不同区域的平均面积下的动态功耗基本相同。
[0086] 可W通过电路设计的工具W不存在异常动态功耗时的口级网表为输入，进行自动 布线布局，此时可W获得设计电路的版图，而后，根据各子模块的动态功耗，再进行子模块 分布位置的调整，调整时按照区域进行调整，使得不同区域上的单位面积的动态功耗基本 相同，即在可容许的容差范围内，平均面积的动态功耗大致相同。运样，整个版图的功耗是 平均分布的，单位面积的发热也是均匀的，进一步提高设计电路的防御性能。
[0087] W上对本发明实施例的功耗平衡的集成电路设计方法进行了详细的描述，此外， 本发明还提供了上述方法实现的功耗平衡的集成电路系统，参考图3所示，包括：
[0088] 硬件电路描述及仿真单元200,用于将算法进行硬件电路描述及行为级仿真，W获 得与算法匹配的硬件电路描述；
[0089] 口级网表生成单元210,用于生成与算法匹配的硬件电路描述的口级网表；
[0090] 口级网表仿真单元220,用于进行口级网表的口级仿真及时序功耗分析，W获得满 足预定设计要求的n级网表；
[0091] 动态功耗获取单元230,用于获得不同测试向量下满足预定设计要求的口级网表 的动态功耗；
[0092] 动态功耗异常判断单元240，用于判断是否存在异常的动态功耗，若是，则通过异 常分析进行算法的改进，并返回硬件电路描述及仿真单元。
[0093] 进一步地，硬件电路描述及仿真单元200包括：
[0094] 算法测试文件生成单元，用于将算法生成算法测试文件，算法测试文件中包括算 法W及算法的输入、中间结果及输出结果；
[0095] 电路测试文件生成单元，用于对算法进行硬件电路描述并生成硬件电路描述的电 路测试文件；
[0096] 测试文件仿真单元，用于在测试激励下，分别进行电路测试文件和算法测试文件 的仿真，判断电路测试文件与算法测试文件的测试结果是否匹配，若匹配且覆盖率满足预 定要求，则硬件电路描述为与算法匹配的硬件电路描述，若不匹配或覆盖率不满足预定要 求，则进行算法的硬件电路描述的修改，并返回电路测试文件生成单元。
[0097] 进一步地，动态功耗异常判断单元240中，若不存在异常的动态功耗，还包括：
[0098] 版图生成单元，用于利用不存在异常动态功耗的口级网表进行布线布局。
[0099] 进一步地，版图生成单元包括：
[0100] 自动布线布局单元，用于利用不存在异常动态功耗的口级网表进行自动布线布 局；
[0101] 子模块调整单元，用于根据各子模块的动态功耗，调整各子模块的布局布线的分 布位置，W使得整个布线布局的不同区域的平均面积下的动态功耗基本相同。
[0102] 本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部 分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实 施例而言，由于其基本相似于方法实施例，所W描述得比较简单，相关之处参见方法实施例 的部分说明即可。W上所描述的系统实施例仅仅是示意性的，其中所述作为分离部件说明 的模块或单元可W是或者也可W不是物理上分开的，作为模块或单元显示的部件可W是或 者也可W不是物理单元，即可W位于一个地方，或者也可W分布到多个网络单元上。可W根 据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术 人员在不付出创造性劳动的情况下，即可W理解并实施。
[0103] W上所述仅是本发明的优选实施方式，虽然本发明已W较佳实施例披露如上，然 而并非用W限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况 下，都可利用上述掲示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰， 或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的 技术实质对W上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方 案保护的范围内。
【主权项】
1. 一种功耗平衡的集成电路设计方法，其特征在于，包括： S01，将算法进行硬件电路描述及行为级仿真，以获得与算法匹配的硬件电路描述； 502, 生成与算法匹配的硬件电路描述的门级网表； 503, 进行门级网表的门级仿真及时序功耗分析，以获得满足预定设计要求的门级网 表； 504, 获得不同测试向量下满足预定设计要求的门级网表的动态功耗； 505, 判断是否存在异常的动态功耗； 若是，则通过异常分析进行算法的改进，并返回步骤SOI。2. 根据权利要求1所述的设计方法，其特征在于，将算法进行硬件电路描述及行为级仿 真，以获得与算法匹配的硬件电路描述的步骤包括： S101，将算法生成算法测试文件，算法测试文件中包括算法以及算法的输入、中间结果 及输出结果； S102，对算法进行硬件电路描述并生成硬件电路描述的电路测试文件； S103,在测试激励下，分别进行电路测试文件和算法测试文件的仿真，判断电路测试文 件与算法测试文件的测试结果是否匹配； 若匹配且覆盖率满足预定要求，则硬件电路描述为与算法匹配的硬件电路描述； 若不匹配或覆盖率不满足预定要求，则进行算法的硬件电路描述的修改，并返回步骤 S102〇3. 根据权利要求1或2所述的设计方法，其特征在于，在步骤S05中，若否，则利用不存在 异常动态功耗的门级网表进行布线布局。4. 根据权利要求3所述的设计方法，其特征在于，在步骤S04的动态功耗包括各子模块 的动态功耗;进行布线布局的步骤包括： 利用不存在异常动态功耗的门级网表进行自动布线布局； 根据各子模块的动态功耗，调整各子模块的布局布线的分布位置，以使得整个布线布 局的不同区域的平均面积下的动态功耗基本相同。5. -种功耗平衡的集成电路设计系统，其特征在于，包括： 硬件电路描述及仿真单元，用于将算法进行硬件电路描述及行为级仿真，以获得与算 法匹配的硬件电路描述； 门级网表生成单元，用于生成与算法匹配的硬件电路描述的门级网表； 门级网表仿真单元，用于进行门级网表的门级仿真及时序功耗分析，以获得满足预定 设计要求的门级网表； 动态功耗获取单元，用于获得不同测试向量下满足预定设计要求的门级网表的动态功 耗； 动态功耗异常判断单元，用于判断是否存在异常的动态功耗，若是，则通过异常分析进 行算法的改进，并返回硬件电路描述及仿真单元。6. 根据权利要求5所述的设计系统，其特征在于，硬件电路描述及仿真单元包括： 算法测试文件生成单元，用于将算法生成算法测试文件，算法测试文件中包括算法以 及算法的输入、中间结果及输出结果； 电路测试文件生成单元，用于对算法进行硬件电路描述并生成硬件电路描述的电路测 试文件； 测试文件仿真单元，用于在测试激励下，分别进行电路测试文件和算法测试文件的仿 真，判断电路测试文件与算法测试文件的测试结果是否匹配，若匹配且覆盖率满足预定要 求，则硬件电路描述为与算法匹配的硬件电路描述，若不匹配或覆盖率不满足预定要求，则 进行算法的硬件电路描述的修改，并返回电路测试文件生成单元。7. 根据权利要求5或6所述的设计系统，其特征在于，动态功耗异常判断单元中，若不存 在异常的动态功耗，还包括： 版图生成单元，用于利用不存在异常动态功耗的门级网表进行布线布局。8. 根据权利要求7所述的设计系统，其特征在于，版图生成单元包括： 自动布线布局单元，用于利用不存在异常动态功耗的门级网表进行自动布线布局； 子模块调整单元，用于根据各子模块的动态功耗，调整各子模块的布局布线的分布位 置，以使得整个布线布局的不同区域的平均面积下的动态功耗基本相同。
【文档编号】G06F17/50GK106021815SQ201610414816
【公开日】2016年10月12日
【申请日】2016年6月14日
【发明人】陈文强, 易志中, 蔡超, 俞园峰
【申请人】泰利美信（苏州）医疗科技有限公司