一种rfid微功耗高灵敏度解调器电路的制作方法
【专利摘要】本发明公开了一种RFID微功耗高灵敏度解调器电路，包括包络检波器、纹波噪声滤波器、低通滤波器和迟滞比较器，通过包络检波器提取出射频信号的包络，包络检波器的输入端与射频信号输入端连接，包络检波器的输出端分别与纹波噪声滤波器的输入端以及低通滤波器的输入端连接，纹波噪声滤波器的输出端以及低通滤波器的输出端均与迟滞比较器的输入端连接。本发明包括包络检波器、纹波噪声滤波器、低通滤波器和迟滞比较器，功耗低，降低了工艺的复杂度和RFID的成本；在包络检波器中增设了自举电路，使得包络检波器在射频信号的小于开启电压阈值时仍能正确提取出包络信号，接收灵敏度和解调灵敏度更高。本发明可广泛应用于信号解调领域。
【专利说明】
一种RFID微功耗高灵敏度解调器电路
技术领域
[0001]本发明涉及信号解调领域，尤其是一种RFID微功耗高灵敏度解调器电路。
【背景技术】
[0002] 随着无源射频识别技术在交通、门禁安全、身份识别、货物管理、自动控制和防盗 防伪等领域的快速发展，对RFID标签的性能要求越来越高，主要体现在标签的通信距离、快 速识别、多卡识别和成本等方面。而RFID标签中，解调器的功耗、灵敏度和环境适应性是影 响RFID标签通信距离及应用领域的重要因素。目前，解调器的研究方向是提高解调灵敏度 和环境适应性，降低功耗和成本。现有的RFID解调器电路通常采用二极管连接的M0S管电路 结构或肖特基电路结构来实现包络检波。但是，采用二极管连接的M0S管进行包络检波时， 只有在RF信号的幅值大于M0S管的阈值电压时才能正常解调，接收灵敏度较低。而肖特基二 极管结构虽然具有较小的开启电压，但其开启电压随温度变化而变化较大，尤其在低温时， 其开启电压会急剧增大，影响了解调灵敏度，且肖特基二极管与普通RF CMOS工艺不兼容， 增加了工艺的复杂度，影响了 RFID的成本及应用。
【发明内容】
[0003] 为解决上述技术问题，本发明的目的在于：提供一种接收灵敏度高、解调灵敏度 高、功耗低和工艺复杂度低的，RFID微功耗高灵敏度解调器电路。
[0004] 本发明所采取的技术方案是：
[0005] -种RFID微功耗高灵敏度解调器电路，包括：
[0006] 包络检波器，用于提取出射频信号的包络，得到包络信号；
[0007] 纹波噪声滤波器，用于滤除包络信号中的高频分量，得到低频信号；
[0008]低通滤波器，用于取出包络信号的均值作为参考电平信号；
[0009] 迟滞比较器，用于对低频信号和参考电平信号进行比较和整形，然后将比较和整 形的结果以CMOS电平形式进行输出；
[0010] 所述包络检波器设有自举电路，所述自举电路用于在射频信号小于开启电压阈值 时使包络检波器正确提取出包络信号；
[0011] 所述包络检波器的输入端与射频信号输入端连接，所述包络检波器的输出端分别 与纹波噪声滤波器的输入端以及低通滤波器的输入端连接，所述纹波噪声滤波器的输出端 以及低通滤波器的输出端均与迟滞比较器的输入端连接。
[0012] 进一步，所述包络检波器包括第一 M0S管、第二M0S管、第三M0S管、第四M0S管、第五 M0S管、第六M0S管、第一电容、第二电容、第三电容、第四电容、第五电容和第六电容，所述第 一电容的一端、第五电容的一端和第六电容的一端均与射频信号输入端连接，所述第一电 容的另一端分别与第二M0S管的源极以及第三M0S管的漏极连接，所述第二M0S管的漏极分 别与第三M0S管的栅极、第五M0S管的栅极以及第四电容的一端连接，所述第三M0S管的源极 分别与第二M0S管的栅极、第四电容的另一端、第五M0S管的源极、第二电容的一端、纹波噪 声滤波器的输入端以及低通滤波器的输入端连接，所述第二电容的另一端与接地端连接， 所述第五MOS管的源极还与第四MOS管的衬底连接，所述第五MOS管的衬底分别与第四MOS管 的源极以及接地端连接，所述第五MOS管的漏极分别与第四MOS管的漏极以及第五电容的另 一端连接，所述第四MOS管的栅极分别与第三电容的一端、第一 MOS管的源极、第六MOS管的 栅极连接，所述第一 MOS管的漏极和第六MOS管的源极均与第六电容的另一端连接，所述第 六MOS管的漏极、第一 MOS管的栅极和第三电容的另一端均与接地端连接，所述第一 MOS管的 衬底、第二MOS管的衬底、第三MOS管的衬底和第六MOS管的衬底均悬空。
[0013] 进一步，所述迟滞比较器包括两级差分运算放大器、第一级反相器和第二级反相 器，所述两级差分运算放大器的输入端分别与纹波噪声滤波器的输出端以及低通滤波器的 输出端连接，所述两级差分运算放大器的输出端与第一级反相器的输入端连接，所述第一 级反相器的输出端与第二级反相器的输入端连接。
[0014] 进一步，所述第一 M0S管、第三M0S管、第五M0S管和第六M0S管均采用PM0S管，所述 第二M0S管和第四M0S管均采用NM0S管。
[0015] 进一步，所述两级差分运算放大器包括电流偏置晶体管、第一晶体管、第二晶体 管、第三晶体管、第四晶体管、第一负载晶体管、第二负载晶体管、第三负载晶体管、第四负 载晶体管、第五负载晶体管和第六负载晶体管，所述第一晶体管的栅极与低通滤波器的输 出端连接，所述第一晶体管的源极分别与第五负载晶体管的栅极、第三负载晶体管的漏极、 第一负载晶体管的漏极、第一负载晶体管的栅极和第二负载晶体管的栅极连接，所述第二 晶体管的栅极与纹波噪声滤波器的输出端连接，所述第二晶体管的源极分别与第六负载晶 体管的栅极、第四负载晶体管的漏极、第二负载晶体管的漏极、第三负载晶体管的栅极和第 四负载晶体管的栅极连接，所述第一晶体管的漏极、第二晶体管的漏极均与电流偏置晶体 管的源极连接，所述第五晶体管的漏极分别与第三晶体管的栅极、第三晶体管的源极和第 四晶体管的栅极连接，所述第三晶体管的漏极、电流偏置晶体管的漏极以及第四晶体管的 漏极均与第一级反相器的输入端连接，所述第六负载晶体管的漏极分别与第四晶体管的源 极以及第一级反相器的输入端连接，所述第一负载晶体管的源极、第二负载晶体管的源极、 第三负载晶体管的源极、第四负载晶体管的源极、第五负载晶体管的源极和第六负载晶体 管的源极均与第一级反相器的输入端连接。
[0016] 进一步，所述第一级反相器包括第一管对，所述第二级反相器包括第二管对，所述 第一管对和第二管对均由一对共源共栅的PM0S管和NM0S管组成。
[0017] 进一步，所述电流偏置晶体管、第一晶体管、第二晶体管、第三晶体管和第四晶体 管均采用P沟道增强型M0S管，所述第一负载晶体管、第二负载晶体管、第三负载晶体管、第 四负载晶体管、第五负载晶体管和第六负载晶体管均采用N沟道增强型M0S管。
[0018] 进一步，所述纹波噪声滤波器由一阶RC滤波器构成。
[0019] 进一步，所述低通滤波器由闭环运放构成。
[0020] 本发明的有益效果是:包括包络检波器、纹波噪声滤波器、低通滤波器和迟滞比较 器，通过包络检波器提取出射频信号的包络，然后经过纹波噪声滤波器滤波和低通滤波器 取均值后送入迟滞比较器进行比较和整形，最终以CMOS电平形式进行输出，实现了解调的 功能，功耗低，且与普通RF CMOS工艺兼容，降低了工艺的复杂度和RFID的成本;在包络检波 器中增设了自举电路，使得包络检波器在射频信号的小于开启电压阈值时仍能正确提取出 包络信号，克服了二极管连接的MOS管电路结构或肖特基电路结构的缺点，接收灵敏度和解 调灵敏度更高。进一步，迟滞比较器包括两级差分运算放大器、第一级反相器和第二级反相 器，通过两级差分运算放大器和两级反相器的结构进一步提升了解调电路的抗噪性能。
【附图说明】
[0021]图1为本发明一种RFID微功耗高灵敏度解调器电路的系统结构图；
[0022]图2为本发明包络检波器的电路原理图；
[0023]图3为本发明迟滞比较器的电路原理图；
[0024]图4为本发明有源低通滤波器的电路原理图。
[0025]附图标记：1.包络检波器；2.低通滤波器;3 .纹波噪声滤波器;4.迟滞比较器;RF_ IN.射频信号输入端;DEM_0UT.迟滞比较器输出端;Ml~M6.第一~第六M0S管;Cl~C6.第一 ~第六电容;GND.接地端;V RF.射频信号输入端的电压;VDC.包络检波器输出端的电压;ΜΡ0. 电流偏置晶体管；MP1~MP6 .第一~第六晶体管；MN1~MN6 .第一~第六负载晶体管； INN.MP1的栅极输入电流信号；INP.MP2的栅极输入电流信号。
【具体实施方式】
[0026] 参照图1，一种RFID微功耗高灵敏度解调器电路，包括：
[0027] 包络检波器，用于提取出射频信号的包络，得到包络信号；
[0028] 纹波噪声滤波器，用于滤除包络信号中的高频分量，得到低频信号；
[0029] 低通滤波器，用于取出包络信号的均值作为参考电平信号；
[0030] 迟滞比较器，用于对低频信号和参考电平信号进行比较和整形，然后将比较和整 形的结果以CMOS电平形式进行输出；
[0031] 所述包络检波器设有自举电路，所述自举电路用于在射频信号小于开启电压阈值 时使包络检波器正确提取出包络信号；
[0032] 所述包络检波器的输入端与射频信号输入端连接，所述包络检波器的输出端分别 与纹波噪声滤波器的输入端以及低通滤波器的输入端连接，所述纹波噪声滤波器的输出端 以及低通滤波器的输出端均与迟滞比较器的输入端连接。
[0033] 参照图2,进一步作为优选的实施方式，所述包络检波器包括第一 M0S管、第二M0S 管、第三M0S管、第四M0S管、第五M0S管、第六M0S管、第一电容、第二电容、第三电容、第四电 容、第五电容和第六电容，所述第一电容的一端、第五电容的一端和第六电容的一端均与射 频信号输入端连接，所述第一电容的另一端分别与第二M0S管的源极以及第三M0S管的漏极 连接，所述第二M0S管的漏极分别与第三M0S管的栅极、第五M0S管的栅极以及第四电容的一 端连接，所述第三M0S管的源极分别与第二M0S管的栅极、第四电容的另一端、第五M0S管的 源极、第二电容的一端、纹波噪声滤波器的输入端以及低通滤波器的输入端连接，所述第二 电容的另一端与接地端连接，所述第五M0S管的源极还与第四M0S管的衬底连接，所述第五 M0S管的衬底分别与第四M0S管的源极以及接地端连接，所述第五M0S管的漏极分别与第四 M0S管的漏极以及第五电容的另一端连接，所述第四M0S管的栅极分别与第三电容的一端、 第一 M0S管的源极、第六M0S管的栅极连接，所述第一 M0S管的漏极和第六M0S管的源极均与 第六电容的另一端连接，所述第六M0S管的漏极、第一 M0S管的栅极和第三电容的另一端均 与接地端连接，所述第一 MOS管的衬底、第二MOS管的衬底、第三MOS管的衬底和第六MOS管的 衬底均悬空。
[0034]参照图3,进一步作为优选的实施方式，所述迟滞比较器包括两级差分运算放大 器、第一级反相器和第二级反相器，所述两级差分运算放大器的输入端分别与纹波噪声滤 波器的输出端以及低通滤波器的输出端连接，所述两级差分运算放大器的输出端与第一级 反相器的输入端连接，所述第一级反相器的输出端与第二级反相器的输入端连接。
[0035] 进一步作为优选的实施方式，所述第一 M0S管、第三M0S管、第五M0S管和第六M0S管 均采用PM0S管，所述第二M0S管和第四M0S管均采用NM0S管。
[0036] 参照图3,进一步作为优选的实施方式，所述两级差分运算放大器包括电流偏置晶 体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一负载晶体管、第二负载晶体 管、第三负载晶体管、第四负载晶体管、第五负载晶体管和第六负载晶体管，所述第一晶体 管的栅极与低通滤波器的输出端连接，所述第一晶体管的源极分别与第五负载晶体管的栅 极、第三负载晶体管的漏极、第一负载晶体管的漏极、第一负载晶体管的栅极和第二负载晶 体管的栅极连接，所述第二晶体管的栅极与纹波噪声滤波器的输出端连接，所述第二晶体 管的源极分别与第六负载晶体管的栅极、第四负载晶体管的漏极、第二负载晶体管的漏极、 第三负载晶体管的栅极和第四负载晶体管的栅极连接，所述第一晶体管的漏极、第二晶体 管的漏极均与电流偏置晶体管的源极连接，所述第五晶体管的漏极分别与第三晶体管的栅 极、第三晶体管的源极和第四晶体管的栅极连接，所述第三晶体管的漏极、电流偏置晶体管 的漏极以及第四晶体管的漏极均与第一级反相器的输入端连接，所述第六负载晶体管的漏 极分别与第四晶体管的源极以及第一级反相器的输入端连接，所述第一负载晶体管的源 极、第二负载晶体管的源极、第三负载晶体管的源极、第四负载晶体管的源极、第五负载晶 体管的源极和第六负载晶体管的源极均与第一级反相器的输入端连接。
[0037] 其中，电流偏置晶体管的基极外接基极偏置电路(该电路用于为电流偏置晶体管 提供基极输入电流），图3中未画出。
[0038] 参照图3,进一步作为优选的实施方式，所述第一级反相器包括第一管对，所述第 二级反相器包括第二管对，所述第一管对和第二管对均由一对共源共栅的PM0S管和NM0S管 组成。
[0039]进一步作为优选的实施方式，所述电流偏置晶体管、第一晶体管、第二晶体管、第 三晶体管和第四晶体管均采用P沟道增强型M0S管，所述第一负载晶体管、第二负载晶体管、 第三负载晶体管、第四负载晶体管、第五负载晶体管和第六负载晶体管均采用N沟道增强型 M0S 管。
[0040] 参照图1，进一步作为优选的实施方式，所述纹波噪声滤波器由一阶RC滤波器构 成。
[0041] 参照图4,进一步作为优选的实施方式，所述低通滤波器由闭环运放构成。
[0042] 实施例一
[0043]参照图1-4,本发明的第一实施例：
[0044]针对现有技术接收灵敏度低、解调灵敏度低、功耗高和工艺复杂度高的缺陷，本发 明提出了一种全新的解调器电路，以在普通RF CMOS工艺中实现微功耗、高灵敏度和低失真 的功能。本发明的解调器电路结构如图1所示，该解调器电路主要由包络检波器、低通滤波 器、纹波噪声滤波器和迟滞比较器构成。其中，包络检波器提取出调制信号的包络;纹波噪 声滤波器滤除包络信号中高频分量
，r = Α χ? :低通滤波器取出包 络信号的均值作为参考电平，输出信号为V2 = VXH(S)，H(S)为低通滤波器的传递函数;迟 滞比较器将…和…进行比较、整形，以CMOS电平形式进行输出，实现解调的功能。
[0045] 如图2所示，本发明的包络检波器电路采用了自举型包络检波电路结构。本发明的 自举型包络检波电路结构在传统二极管连接形式的检波结构基础上，增加了自举电路（由 1 6，]?1，(：6，(：3和]\12，]\1 3，(：2,4组成）。当1^信号在正半周期时，]\11向电容(：1充电 ；而1^信号在负半 周期时，电容&通过施放电，充电电流的积分大于放电电流的积分。同理，当RF信号在正半周 期时，M 2向电容C4充电;RF信号在负半周期时，电容C4通过M2放电，放电电流的积分大于充电 电流的积分。整个电路稳定时，图2中节点V 2的电压约为350Mv，节点V4的电压约为_300mV，为 M0S管M4和呢提供了静态偏置，从而降低了 M4和呢的有效阈值电压，也降低了包络检波器的 功耗。而即使RF信号幅值小于M0S管的阈值电压，通过该自举电路也能正确地提取包络信 号，不受温度等因素的影响，提高了接收灵敏度和解调灵敏度。
[0046] 普通的比较器并不具备抗噪声性能，导致其在输入信号存在大量噪声的情况下， 它的输出同样会存在噪声。为了解决这个问题，本发明设计了一款抗噪声性能强的高性能 比较器，其结构如图3所示。本发明的迟滞比较器的工作原理如下：
[0047]该比较器由两级差分运算放大器和两个反相器组成，其由ΜΡ0提供电流偏置。两个 P沟道M0S管MP1和MP2构成了差分放大器，其接法被称为"源极藕合对"。而M0S管MN1、MN2、 MN3和MN4则作为差分放大器的负载，MP3、MP4、MN5和MN6则作为两级差分运算放大器第二级 放大器的单端输出。假设图3中il的大小不变，MP1的栅极输入信号为INN，MP2的栅极输入信 号为INP，则有以下结论：
[0048] (1)当INN=INP时，有：i3 = i2 = 0.5il。
[0049] (2)当INN升高而INP不变时，MP1的栅源电压Vgsl变小，i2变小，i3不变;此时，MN1、 丽2的栅极电压降低，导致i 5变小，使得流过MN4的电流变大，MN4的栅源电压Vgs4随之升高； 接着，i4会增大，反过来又会增大i2,从而减缓了 i2变小的速度，延迟了输出电压的跳转时 间，反之亦然。
[0050] 此外，丽1、丽2、丽3和MN4是镜像电流匹配的管子，当丽2和丽3的尺寸越大，其所形 成的阻抗越小，使得延迟效果越明显。因此，通过调整MN2和MN3的尺寸就可以调节输出电压 发生时跳转电平的最高值V0H和最低值V0L，达到设计的要求。
[0051] 如图4所示，本发明的低通滤波器采用了电压跟随器结构，使图1中迟滞比较器的 输入端电压…和…具有相同的共模，保证了解调信号的占空比与RF信号一致。该低通滤波器 主要用于将包络信号的均值取出，作为后级比较器的参考电压，其工作电流小于100M。
[0052] 以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施 例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替 换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
【主权项】
1. 一种RFID微功耗高灵敏度解调器电路，其特征在于:包括： 包络检波器，用于提取出射频信号的包络，得到包络信号； 纹波噪声滤波器，用于滤除包络信号中的高频分量，得到低频信号； 低通滤波器，用于取出包络信号的均值作为参考电平信号； 迟滞比较器，用于对低频信号和参考电平信号进行比较和整形，然后将比较和整形的 结果以CMOS电平形式进行输出； 所述包络检波器设有自举电路，所述自举电路用于在射频信号小于开启电压阈值时使 包络检波器正确提取出包络信号； 所述包络检波器的输入端与射频信号输入端连接，所述包络检波器的输出端分别与纹 波噪声滤波器的输入端以及低通滤波器的输入端连接，所述纹波噪声滤波器的输出端以及 低通滤波器的输出端均与迟滞比较器的输入端连接。2. 根据权利要求1所述的一种RFID微功耗高灵敏度解调器电路，其特征在于:所述包络 检波器包括第一 M0S管、第二M0S管、第三M0S管、第四M0S管、第五M0S管、第六M0S管、第一电 容、第二电容、第三电容、第四电容、第五电容和第六电容，所述第一电容的一端、第五电容 的一端和第六电容的一端均与射频信号输入端连接，所述第一电容的另一端分别与第二 M0S管的源极以及第三M0S管的漏极连接，所述第二M0S管的漏极分别与第三M0S管的栅极、 第五M0S管的栅极以及第四电容的一端连接，所述第三M0S管的源极分别与第二M0S管的栅 极、第四电容的另一端、第五M0S管的源极、第二电容的一端、纹波噪声滤波器的输入端以及 低通滤波器的输入端连接，所述第二电容的另一端与接地端连接，所述第五M0S管的源极还 与第四M0S管的衬底连接，所述第五M0S管的衬底分别与第四M0S管的源极以及接地端连接， 所述第五M0S管的漏极分别与第四M0S管的漏极以及第五电容的另一端连接，所述第四M0S 管的栅极分别与第三电容的一端、第一 M0S管的源极、第六M0S管的栅极连接，所述第一 M0S 管的漏极和第六M0S管的源极均与第六电容的另一端连接，所述第六M0S管的漏极、第一 M0S 管的栅极和第三电容的另一端均与接地端连接，所述第一 M0S管的衬底、第二M0S管的衬底、 第三M0S管的衬底和第六M0S管的衬底均悬空。3. 根据权利要求1所述的一种RFID微功耗高灵敏度解调器电路，其特征在于:所述迟滞 比较器包括两级差分运算放大器、第一级反相器和第二级反相器，所述两级差分运算放大 器的输入端分别与纹波噪声滤波器的输出端以及低通滤波器的输出端连接，所述两级差分 运算放大器的输出端与第一级反相器的输入端连接，所述第一级反相器的输出端与第二级 反相器的输入端连接。4. 根据权利要求2所述的一种RFID微功耗高灵敏度解调器电路，其特征在于:所述所述 第一 M0S管、第三M0S管、第五M0S管和第六M0S管均采用PM0S管，所述第二M0S管和第四M0S管 均采用NM0S管。5. 根据权利要求3所述的一种RFID微功耗高灵敏度解调器电路，其特征在于:所述两级 差分运算放大器包括电流偏置晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、 第一负载晶体管、第二负载晶体管、第三负载晶体管、第四负载晶体管、第五负载晶体管和 第六负载晶体管，所述第一晶体管的栅极与低通滤波器的输出端连接，所述第一晶体管的 源极分别与第五负载晶体管的栅极、第三负载晶体管的漏极、第一负载晶体管的漏极、第一 负载晶体管的栅极和第二负载晶体管的栅极连接，所述第二晶体管的栅极与纹波噪声滤波 器的输出端连接，所述第二晶体管的源极分别与第六负载晶体管的栅极、第四负载晶体管 的漏极、第二负载晶体管的漏极、第三负载晶体管的栅极和第四负载晶体管的栅极连接，所 述第一晶体管的漏极、第二晶体管的漏极均与电流偏置晶体管的源极连接，所述第五晶体 管的漏极分别与第三晶体管的栅极、第三晶体管的源极和第四晶体管的栅极连接，所述第 三晶体管的漏极、电流偏置晶体管的漏极以及第四晶体管的漏极均与第一级反相器的输 入端连接，所述第六负载晶体管的漏极分别与第四晶体管的源极以及第一级反相器的输入 端连接，所述第一负载晶体管的源极、第二负载晶体管的源极、第三负载晶体管的源极、第 四负载晶体管的源极、第五负载晶体管的源极和第六负载晶体管的源极均与第一级反相器 的输入端连接。6. 根据权利要求5所述的一种RFID微功耗高灵敏度解调器电路，其特征在于:所述第一 级反相器包括第一管对，所述第二级反相器包括第二管对，所述第一管对和第二管对均由 一对共源共栅的PMOS管和NMOS管组成。7. 根据权利要求5或6所述的一种RFID微功耗高灵敏度解调器电路，其特征在于:所述 电流偏置晶体管、第一晶体管、第二晶体管、第三晶体管和第四晶体管均采用P沟道增强型 MOS管，所述第一负载晶体管、第二负载晶体管、第三负载晶体管、第四负载晶体管、第五负 载晶体管和第六负载晶体管均采用N沟道增强型MOS管。8. 根据权利要求1-6任一项所述的一种RFID微功耗高灵敏度解调器电路，其特征在于： 所述纹波噪声滤波器由一阶RC滤波器构成。9. 根据权利要求1-6任一项所述的一种RFID微功耗高灵敏度解调器电路，其特征在于： 所述低通滤波器由闭环运放构成。
【文档编号】G06K19/077GK106096697SQ201610435662
【公开日】2016年11月9日
【申请日】2016年6月17日
【发明人】胡建国, 吴劲, 王德明, 段志奎, 李启文, 周婧
【申请人】广州中大微电子有限公司, 广州智慧城市发展研究院