一种有限次复位看门狗电路的制作方法
【技术领域】
[0001]本发明涉及电子电路，特别涉及一种有限次复位看门狗电路。
【背景技术】
[0002]目前电子领域使用的看门狗功能单一，只机械地在超时后输出复位信号。在实际应用中，有时需要限制看门狗复位次数，以保护整个系统工作的可靠性、连续性。比如在通信领域，很多重要的设备都采用双机主从备份的方式，一旦主机出现故障，从机会切换成主机，如果因为硬件损坏等不可修复故障，导致其中一个设备反复复位，可能会引起不停的主从切换，使整个系统长时间处于切换状态，影响系统运行。
[0003]而目前文献中尚未见到有效的解决办法，如何解决这个问题就成为了本技术领域的技术人员所要研究和解决的课题。
【发明内容】
[0004]本发明的目的就是为克服现有技术的不足，针对上述题，提供一种看门狗电路，本方案旨在采用一种可靠的方式限制看门狗复位的次数，当超过限定的次数仍出现看门狗复位，则认为已经无法通过复位修复故障，进而切断设备供电，不再尝试重启，要实现这个目的，电路必须是具有可通过硬件配置电阻限制复位次数的功能，不依赖软件配置，可以在实现看门狗功能的同时进行有限次复位，既保持了对软件异常的复位功能，又防止了因不可复位异常导致系统反复重启，增加了整个系统运行的可靠性
[0005]本发明是通过这样的技术方案实现的:一种有限次复位看门狗电路，使用可编程逻辑器件EPLD，在可编程逻辑器件EPLD内部实现逻辑电路，其特征在于，逻辑电路结构包括I个4位减计数器、I个8位减计数器，缓冲器和反相器，外加I个有源晶振、I个MOS管、3个RC延时电路、I个可控硅和若干电阻；通过改变R和C的值可以改变RC延迟的时间长度；R1、Cl组成的RC延迟电路RCl产生1mS延迟；R2、C2组成的RC延迟电路RC2产生15mS延迟；R3、C3组成的RC延迟电路RC3产生1mS延迟；
[0006]8位计数器Ul作为看门狗超时计数器，Ul的计数时钟输入端Ck连接外部晶振时钟；RESET连接外部延迟电路RCl ；U/D端置O选择减计数模式；A_H端口连接8根外部输入脚，用于设置8位2进制的喂狗时间；Load端连接外部延迟电路RC2 ；Carry out端口连接到U2的计数时钟输入端Ck，同时通过反相器D2反向后输出到被保护电路的reset端口，在此线路上有RC延迟电路RC3 ；
[0007]4位计数器U2作为复位次数计数器，U2的计数时钟输入端Ck连接Ul的Carryout端口 ；RESET连接外部延迟电路RCl ；U/D端置O选择减计数模式；A_D端口连接4根外部输入脚，用于设置4位2进制的复位次数限制；Load端连接外部延迟电路RC2 ；Carry out端口连接到反相器D1，反向后输出到可控硅D4使能端口 ；
[0008]被保护电路的WD端连接在延迟电路RCl上，并连接EPLD内部的Ul、U2的reset端口，同时通过反相器D3产生反向信号，经过外部的RC2延迟后返回EPLDJga Ul、U2的Load 端口。
[0009]本发明的有益效果:采用本方法实现的看门狗电路，具有可通过硬件配置电阻限制复位次数的功能，不依赖软件配置，可以在实现看门狗功能的同时进行有限次复位，既保持了对软件异常的复位功能，又防止了因不可复位异常导致系统反复重启，增加了整个系统运行的可靠性。
【附图说明】
[0010]图1、有限次复位看门狗电路图。
【具体实施方式】
[0011]为了更清楚的理解本发明，结合附图和实施例详细描述本发明:
[0012]如图1所示，一种有限次复位看门狗电路，使用可编程逻辑器件EPLD，在可编程逻辑器件EPLD内部实现逻辑电路，逻辑电路包括I个4位减计数器、I个8位减计数器，缓冲器和反相器，外加I个有源晶振、I个MOS管、3个RC延时电路、I个可控硅和若干电阻；
[0013]通过改变R和C的值可以改变RC延迟的时间长度；R1、C1组成的RC延迟电路RCl产生1mS延迟；R2、C2组成的RC延迟电路RC2产生15mS延迟；R3、C3组成的RC延迟电路RC3产生1mS延迟；
[0014]被保护电路需要具有可以产生喂狗信号WD的输出端口和可以被外部低电平复位的外部复位输入端口 RESET ；
[0015]可控硅D4的输入端接外部供电电源VDD，输出端接被保护电路和有源晶振的电源VDD—safe ；
[0016]8位计数器Ul作为看门狗超时计数器，Ul的计数时钟输入端Ck连接外部晶振时钟；RESET连接外部延迟电路RCl ；U/D端置O选择减计数模式；A_H端口连接8根外部输入脚，用于设置8位2进制的喂狗时间；Load端连接外部延迟电路RC2 ；Carry out端口连接到U2的计数时钟输入端Ck，同时通过反相器D2反向后输出到被保护电路的reset端口，在此线路上有RC延迟电路RC3 ；
[0017]4位计数器U2作为复位次数计数器，U2的计数时钟输入端Ck连接Ul的Carryout端口 ；RESET连接外部延迟电路RCl ；U/D端置O选择减计数模式；A_D端口连接4根外部输入脚，用于设置4位2进制的复位次数限制；Load端连接外部延迟电路RC2 ；Carry out端口连接到反相器D1，反向后输出到可控硅D4使能端口 ；
[0018]被保护电路的WD端连接在延迟电路RCl上，并连接了 EPLD内部的U1、U2的reset端口，同时通过反相器D3产生反向信号，经过外部的RC2延迟后返回EPLD，驱动了 U1、U2的Load 端 P。
[0019]根据上述说明，结合本领域技术可实现本发明的方案。
【主权项】
1.一种有限次复位看门狗电路，使用可编程逻辑器件EPLD，在可编程逻辑器件EPLD内部实现逻辑电路，其特征在于，逻辑电路结构包括I个4位减计数器、I个8位减计数器，缓冲器和反相器，外加I个有源晶振、I个MOS管、3个RC延时电路、I个可控硅和若干电阻；8位计数器Ul作为看门狗超时计数器，Ul的计数时钟输入端Ck连接外部晶振时钟；RESET连接外部延迟电路RCl ；U/D端置O选择减计数模式；A_H端口连接8根外部输入脚，用于设置8位2进制的喂狗时间；Load端连接外部延迟电路RC2 ；Carry out端口连接到U2的计数时钟输入端Ck，同时通过反相器D2反向后输出到被保护电路的reset端口，在此线路上有RC延迟电路RC3 ； 4位计数器U2作为复位次数计数器,U2的计数时钟输入端Ck连接Ul的Carry out端口 ；RESET连接外部延迟电路RCl ；U/D端置O选择减计数模式；A_D端口连接4根外部输入脚，用于设置4位2进制的复位次数限制；Load端连接外部延迟电路RC2 ；Carry out端口连接到反相器Dl，反向后输出到可控硅D4使能端口 ； 被保护电路的WD端连接在延迟电路RCl上，并连接EPLD内部的U1、U2的reset端口，同时通过反相器D3产生反向信号，经过外部的RC2延迟后返回EPLDJga U1、U2的Load端□。
【专利摘要】本实用新型涉及一种有限次复位看门狗电路，使用可编程逻辑器件EPLD，在可编程逻辑器件EPLD内部实现逻辑电路，逻辑电路包括1个4位减计数器、1个8位减计数器，缓冲器和反相器，外加1个有源晶振、1个MOS管、3个RC延时电路、1个可控硅和若干电阻；改变R和C的值可以改变RC延迟的时间长度；R1、C1组成的RC延迟电路RC1产生10mS延迟；R2、C2组成的RC延迟电路RC2产生15mS延迟；R3、C3组成的RC延迟电路RC3产生10mS延迟；本电路具有可通过硬件配置电阻限制复位次数的功能，不依赖软件配置，可以在实现看门狗功能的同时进行有限次复位，既保持了对软件异常的复位功能，又防止了因不可复位异常导致系统反复重启，增加了整个系统运行的可靠性。
【IPC分类】G06F11-00
【公开号】CN204347823
【申请号】CN201420808857
【发明人】夏连杰, 庞辉, 李延波, 刘胜杰, 刘金栋, 高丽哲, 俞光日, 时勇
【申请人】天津七一二通信广播有限公司
【公开日】2015年5月20日
【申请日】2014年12月19日