一种网卡控制电路的制作方法
【技术领域】
[0001]本实用新型涉及网卡控制领域，特别是涉及一种网卡控制电路。
【背景技术】
[0002]服务器，也称伺服器，是提供计算服务的设备。由于服务器需要响应服务请求，并进行处理，因此一般来说服务器应具备承担服务并且保障服务的能力。通常情况下，一台服务器要与多台子机联网，接受并处理从子机而来的请求，随着子机数目以及服务器功能的增加，往往要在一台服务器上同时设置两颗网卡。如现有的KTV管理系统中，随着KTV店面的逐步增多，KTV机顶盒服务器的数量也要相应的增加，在有些KTV服务器上，需要同时使用到两个网卡，分别作为机顶盒的载包和视频点播使用。
[0003]当两颗网卡同时启用时，服务器的CPU会共用一个网卡串行管理接口 SMI信号对两网卡进行控制，但如果SMI信号线的布线不合理或由于SMI信号完整性的问题，都可能导致网卡死机。
【实用新型内容】
[0004]本实用新型要解决的技术问题，提供一种网卡控制电路，用于解决现有技术中，两颗网卡同时使用可能导致网卡死机的问题。
[0005]本实用新型是这样实现的:
[0006]一种网卡控制电路，包括CPU、第一网卡和第二网卡，所述CPU的SMI时钟输出端通过缓冲器连接于第一网卡和第二网卡，CPU的SMI数据输出端连接于第一网卡和第二网卡，SMI数据传输线连接有RC端接匹配。
[0007]进一步的，所述第一网卡和第二网卡的SMI时钟输入端分别设置有RC端接匹配。
[0008]进一步的，所述RC端接匹配由一电阻与电容组成，所述电阻与电容串联，电容的非连接端接地，电阻的非连接端连接所述SMI时钟输入端或SMI数据输入端。
[0009]进一步的，所述RC端接匹配的电阻与电容的串联阻抗值大于RC端接匹配所连接线路的传输线阻抗。
[0010]进一步的，所述缓冲器为同相器。
[0011]本实用新型还可以这样实现:
[0012]一种网卡控制电路，包括网卡控制器、第一网卡和第二网卡，所述网卡控制器的SMI时钟输出端通过缓冲器连接于第一网卡和第二网卡，网卡控制器的SMI数据输出端连接于第一网卡和第二网卡，SMI数据传输线连接有RC端接匹配。
[0013]进一步的，所述第一网卡和第二网卡的SMI时钟输入端分别设置有RC端接匹配。
[0014]进一步的，所述RC端接匹配由一电阻与电容组成，所述电阻与电容串联，电容的非连接端接地，电阻的非连接端连接所述SMI时钟输入端或SMI数据输入端。
[0015]进一步的，所述RC端接匹配的电阻与电容的串联阻抗值大于RC端接匹配所连接线路的传输线阻抗。
[0016]进一步的，所述缓冲器为同相器。
[0017]本实用新型具有如下优点:区别于现有的网卡控制电路，当CPU或网卡控制器的SMI信号同时控制两个网卡时，易出现死机现象，本实用新型通过缓冲器将SMI时钟输出端连接至两个网卡，提高了 SMI时钟的驱动能力，同时SMI数据传输线连接有RC端接匹配，提高了 SMI数据信号的完整性，从而有效避免了两网卡同时使用死机的问题。
【附图说明】
[0018]图1为现有技术中CPU或网卡控制与网卡的通信信号分类示意图；
[0019]图2为本实用新型一实施方式提供的网卡控制电路图；
[0020]图3为本实用新型另一实施方式提供的网卡控制电路图；
[0021]图4为图2、图3中741vcl25内两未使用缓冲器的连接电路图。
【具体实施方式】
[0022]为详细说明本实用新型的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。
[0023]名词解释:
[0024]SMI:SMI (Serial Management Interface)由 IEEE 802.3 定义，其用于读和写 PHY的寄存器。该总线包含两根信号线MDC和MD1。
[0025]MDC: (management data clock)，串行管理接口时钟，始终由STA驱动，并指向PHY，为MD1传输数据提供参考时钟。MDC为非周期性信号，该引脚内部集成了下拉电阻，不需要外接上拉电阻，该引脚不使用时可悬空。
[0026]MD1: (management data input/output)，串行管理接口数据，MD1 为三态电路，双向通信于STA与PHY之间，用于传输控制信息和状态信息。STA_MD10驱动发出控制信息，与MDC保持同步，由PHY完成采样，PHY_MD10驱动发出状态信息，与MDC保持同步，由STA完成采样，设计中即使不使用MD1引脚，也要对该Pin进行上拉。
[0027]请参阅图1，CPU或网卡控制器(即图中STA)与网卡(即图中PHY)的通信信号分有两类，一类为数据信号，包括MI1、RMI1、GMI1、SGMII，另一类为控制信号，包括SMI信号，其中SMI信号又包括SMI时钟信号MDC和SMI数据信号MD1 (在下文中使用MDC指代SMI时钟信号，并使用MD1指代SMI数据信号)。其中，SMI时钟信号MDC和SMI数据信号MD1是采用两条不同的线路分开传输。
[0028]请参阅图2，为本实用新型一实施方式提供网卡控制电路的示意图；该控制电路包括CPU和两个网卡PHYO和PHYl，其中，CPU的MD1采用菊花链拓扑，即CPU的MD1输出端分别连接于两个以上网卡PHYO和PHYl，其中，所述MD1输出端设置了上拉电阻R4，并且在本实施方式中，两网卡PHYO与网卡PHYl的MD1传输线还设置了 RC端接匹配，即图2中的Rl与Cl，其中，RC端接匹配设置于靠近网卡端(即远离CPU端)；
[0029]同时，所述CPU的MDC —分为二，两路信号MDCO与MDCl分别通过buffer (缓冲器)UlA和U1B，连接于网卡PHYO与PHY1，其中，UlA和UlB为741vcl25芯片。741vcl25是一种高性能，低功耗，低电压硅栅CMOS器件，兼容TTL系列。741vcl25有四个非反相缓冲器/线路驱动器三态输出。三态输出的控制输出和使能输入(nOE)。在nOE高电平时会导致输出作为一个高阻抗状态。其电源电压范围1.2至3.6伏，接受的输入电压高达5.5V，低功耗，输出驱动能力50欧。
[0030]在本实施方式中，由于在MD1传输线上设置于RC端接匹配，从而提高了 MD1的信号完整性，同时，buffer (缓冲器)74LVC125芯片提高了 MDC的驱动能力，有效解决了在电路设计或layout中存在的CPU的驱动能力不足和SMI的信号完整性问题，从而有效避免了两网卡同时使用死机的问题。经大量实验结果显示，本实用新型的测试信号时序具有良好的完整性，并且在设备批量生产中也完全克服了双网卡死机的问题，本实用新型特别适用于具有两个以上网卡的PC机或服务器。
[0031]在一实施方式中，所述74LVC125芯片具体为74LVC125APW芯片，但本实用新型中所述缓冲器不仅限于74LVC125或74LVC125APW，凡具有输出缓冲器功能的同相器均可当作相实用新型中的缓冲器使用。
[0032]请参阅图3，在本实施方式中，为提高MDC信号的完整性，在一实施方式中，在第一网卡PHYO和第二网卡PHYl的SMI时钟输入端分别设置有RC端接匹配，即R2C2与R3C3。
[0033]其中，buffer的选取要考虑管脚电容、信号时延等因素，本实施方式中选用74LVC125APW，74LVC125APW包含四个非反相缓冲器，74LVC125APW的pinl、pin4为数据使能引脚，将其接GND即可。因为74LVC125APW为CMOS工艺，属于压控元件，输入端信号容易受外界干扰，请参阅图4，所以对于没有使用的两路非反相缓冲器，将其使能脚pinlO、pinl3拉高处理，输入脚pin9、pinl2要接地处理，输出脚空接即可。其中，为提高buffer电源的稳定性，在本实施方式中，在靠近buffer的电源管脚设置了电源滤波电容C4。
[0034]在上述各实施方式中，所述R1、Cl，R2、C2，R3、C3为端接匹配，在高速数字电路设计中，又叫交流匹配；设传输线阻抗为Ztl，一般取R、C串联阻抗值比Ztl大一些，用以降低功耗，对于周期性不强的信号，如帧脉冲信号，不建议使用交流匹配设计。
[0035]设信号上升时间为k，RC的选取可以参考R*C >仁和R、C串联阻抗值比Ztl大；本实施方式中Ztl为50 Ω，R选取49.9 Ω，C选择47pF，R*C大于I?2ns的信号上升时间t ro
[0036]在上述各实施方式中，网卡是由CPU控制的，在一些由网卡控制器(STA)直接控制(或驱动)的网卡的技术方案中，同样可以使用上述实施方式所采用的方案解决两个网卡同时使用易死机的问题。即如图1所示，网卡控制器(即图1中的STA)的SMI时钟输出端通过缓冲器连接于第一网卡PHYO和第二网卡PHY1，网卡控制器(STA)的SMI数据输出端连接于第一网卡PHYO和第二网卡PHY1，SMI数据传输线连接有RC端接匹配，所以，在此就不再重复对由网卡控制器(STA)控制(或驱动)的网卡的技术方案进行说明。
[0037]以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效形状或结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
【主权项】
1.一种网卡控制电路，包括CPU、第一网卡和第二网卡，其特征在于，所述CPU的SMI时钟输出端通过缓冲器连接于第一网卡和第二网卡，CPU的SMI数据输出端连接于第一网卡和第二网卡，SMI数据传输线连接有RC端接匹配。
2.根据权利要求1所述的网卡控制电路，其特征在于，所述第一网卡和第二网卡的SMI时钟输入端分别设置有RC端接匹配。
3.根据权利要求1或2所述的网卡控制电路，其特征在于，所述RC端接匹配由一电阻与电容组成，所述电阻与电容串联，电容的非连接端接地，电阻的非连接端连接所述SMI时钟输入端或SMI数据输入端。
4.根据权利要求3所述的网卡控制电路，其特征在于，所述RC端接匹配的电阻与电容的串联阻抗值大于RC端接匹配所连接线路的传输线阻抗。
5.根据权利要求1所述的网卡控制电路，其特征在于，所述缓冲器为同相器。
6.—种网卡控制电路，包括网卡控制器、第一网卡和第二网卡，其特征在于，所述网卡控制器的SMI时钟输出端通过缓冲器连接于第一网卡和第二网卡，网卡控制器的SMI数据输出端连接于第一网卡和第二网卡，SMI数据传输线连接有RC端接匹配。
7.根据权利要求6所述的网卡控制电路，其特征在于，所述第一网卡和第二网卡的SMI时钟输入端分别设置有RC端接匹配。
8.根据权利要求6或7所述的网卡控制电路，其特征在于，所述RC端接匹配由一电阻与电容组成，所述电阻与电容串联，电容的非连接端接地，电阻的非连接端连接所述SMI时钟输入端或SMI数据输入端。
9.根据权利要求8所述的网卡控制电路，其特征在于，所述RC端接匹配的电阻与电容的串联阻抗值大于RC端接匹配所连接线路的传输线阻抗。
10.根据权利要求6所述的网卡控制电路，其特征在于，所述缓冲器为同相器。
【专利摘要】本实用新型公开了一种网卡控制电路，包括CPU、第一网卡和第二网卡，所述CPU的SMI时钟输出端通过缓冲器连接于第一网卡和第二网卡，CPU的SMI数据输出端连接于第一网卡和第二网卡，SMI数据传输线连接有RC端接匹配。本实用新型网卡控制电路提高了SMI时钟的驱动能力和SMI数据信号的完整性，避免了两网卡同时使用死机的问题。
【IPC分类】G06F11-18
【公开号】CN204576490
【申请号】CN201520300498
【发明人】钱立森, 黄金生, 陈群
【申请人】福建星网视易信息系统有限公司
【公开日】2015年8月19日
【申请日】2015年5月11日