八位三值可逆加法器及其封装结构的制作方法
【技术领域】
[0001] 本实用新型涉及一种三值可逆加法器，能并行可逆计算8位三进制数，并可作为 模块扩展为32位或64位可逆加法电路，为三值量子加法器提供了一种原型电路，能对一些 非确定性算法求解提供支持，同时提供了一种便于电路连接和使用的封装结构。
【背景技术】
[0002] 国民经济和社会发展始终需要更快的计算机，提高运算速度有两个办法：一是电 子元器件更快，二是计算任务高度并行，这就需要电路芯片集成度越来越高，电子元器件越 来越小。由于电子元器件高度集成和小型化必将导致量子极限问题、高热耗散问题，从而限 制进一步提高计算机性能。要突破这些限制，就必须对现有的电子元器件制造技术进行革 命性的改进。由于量子计算已成为计算机科学与物理学的连接纽带，可逆逻辑电路合成技 术在量子计算中起着至关重要的作用，对下一代电子元器件的设计、量子计算机研发起着 基础性的决定作用。
[0003] 现有的算术逻辑电路为非可逆逻辑电路，信息擦除是造成元件发热的重要原因。 为使得在运算过程中不丢失信息的自由度，只能采用可逆逻辑运算。同时，根据信息量的基 本理论，三值逻辑运算是信息量与器件代价比最高的模式。 【实用新型内容】
[0004] 本实用新型的目的是为了实现电子元器件低耗能且易扩展的特性，利用量子可逆 逻辑门设计一种可并行完成8位三进制数的可逆加法运算的可逆加法器及其封装结构。
[0005] 本实用新型的技术方案为：八位三值可逆加法器，以QT8S表示，其特征在于，包括 第一输入端、第二输入端和输出端，第一输入端包括八位输入端A1-A8,第二输入端包括八 位输入端B1-B8,输出端包括进位端C和八位输出端S1-S8,由八个依次级联的一位三输入 三值可逆加法器组成，其中一位三输入三值可逆加法器以QT3S表示，所述QT3S包括II、12、 13三个信号输入端和01、02、03三个信号输出端，以及基态常量|0>端口，基态常量|0>表 不量子叠加态中分量11>和分量I2>的概率幅为0,分量| 0>的概率幅为1 ;
[0006] 级联顺序中第n位QT3S的II输入端用作QT8S的第n位第一输入端An，13输入 端用作QT8S的第n位第二输入端Bn，02输出端用作进位端Cn，03输出端用作输出端Sn， 当n大于1时，Cn与第n-1位的QT3S的12输入端相连接，Cl用作进位端C，n= 8时，13 输入基态常量I〇>，n取不小于1不大于8的整数。
[0007] 进一步的，所述QT3S包括九组三值量子可逆逻辑门电路，各组门电路按下表顺序 连接：
[0008]
[0009] 表中，aXb，表示目标逻辑门为Xb门，目标位为第a位；XI门实现信号置 换，X2门实现信号置换，X3门实现信号"0"、"2"置换。
[0010] 八位三值可逆加法器的封装结构，包括双列50位封装引脚，其中一列引脚自上而 下分别连接第一输入端A1-A8、九位基态常量|0和第二输入端B1-B8 ;另一列引脚自上而下 分别连接十六位垃圾位引脚、进位端C和输出端S1-S8。
[0011] 本实用新型的有益效果：本实用新型的八位三值可逆加法器以一些重要的量子可 逆逻辑门为基础，成功设计了一个可用于8位宽度的三值可逆逻辑加法器，实现了三值可 逻辑运算设计。该加法器可扩展为32位或64位加法电路。也为三值量子加法器的提供了 一种原型电路。封装结构简化了外部电路的设计。
【附图说明】
[0012] 图1为QT8S八位三值可逆加法电路封装图；
[0013] 图2为图1所示QT8S八位三值可逆加法电路图；
[0014] 图3为QT3S-位三输入加法电路封装图；
[0015] 图4为QT3S-位三输入三值可逆加法器一优选方案的电路图；
[0016]图5a、图5b、图5c为图4中各逻辑门及控制信号图示；
[0017] 图6为QT3S-位三输入三值可逆加法器另一优选方案的电路图。
【具体实施方式】
[0018] 本实用新型的实施例是依据本实用新型的原理而设计，下面结合附图和具体的实 施例对本实用新型作进一步的阐述。
[0019] 为了实现低耗能，易扩展的三值可逆逻辑核心运处单元，首先要完成基本的可逆 加法运算。本实施例提供了一种可并行完成8位三进制数的可逆加法运算。该三值可逆加 法器的封装图（QT8S)如图1所示：包括第一输入端、第二输入端和输出端，第一输入端包括 八位输入端A1-A8,第二输入端包括八位输入端B1-B8,输出端包括进位端C和八位输出端 S1-S8,由八个依次级联的一位三输入三值可逆加法器组成。其中一位三输入三值可逆加法 器的封装结构如图3所示，表示为QT3S。QT3S包括II、12、13三个信号输入端和01、02、 03三个信号输出端，以及基态常量| 0>端口，基态常量| 0>表示该量子叠加态中分量11>和 分量I2>的概率幅为0,分量| 0>的概率幅为1。图中，右上角的gl端口为垃圾位，无实际 意义。如图2所示为QT8S的电路图，在电路的级联顺序中，第n位QT3S的II输入端用作 QT8S的第n位第一输入端An，13输入端用作QT8S的第n位第二输入端Bn，02输出端用作 进位端Cn，03输出端用作输出端Sn，当n大于1时，Cn与第n-1位的QT3S的12输入端相 连接，C1用作进位端C，n= 8时，13输入基态常量10>，n取不小于1不大于8的整数。
[0020] 运算中，引脚A1~A8输入一个8位三进制数，引脚B1~B8输入第二个8位三进 制数，左边中间的9个引脚输入基态常量|0>。引脚S1~S8输出8位和值，引脚C输出进 位值。引脚G1~G16为垃圾位。
[0021] 在图2实施例中，QT8S由8个QT3S模块组成，QT3S代表一个三输入三值可逆加法 器，其内部结构参见图4。QT8S各引脚名称及意义为：A1~A8，B1~B8分别为三值数据输 入引脚，S1~S8分别为各组2个三值数据的和值，标有| 0>的引脚输入基态常量| 0>，此处 的基态常量I〇>表不该量子叠加态中分量11>和分量I2>的概率幅为0,分量11>的概率 幅为1。C为进位引脚，悬空未命名引脚为垃圾信息输出位，对可逆计算未定义。图