一种触摸型flash微处理器的制造方法
【技术领域】
[0001 ] 本实用新型涉及微处理器领域，特别是涉及一种触摸型FLASH微处理器。
【背景技术】
[0002]微处理器由一片或少数几片大规模集成电路组成的中央处理器。目前，微处理器已经无处不在，无论是录像机、智能洗衣机、移动电话等家电产品，还是汽车引擎控制，以及数控机床、导弹精确制导等都要嵌入各类不同的微处理器。微处理器不仅是微型计算机的核心部件，也是各种数字化智能设备的关键部件。国际上的超高速巨型计算机、大型计算机等高端计算系统也都采用大量的通用高性能微处理器建造。
【实用新型内容】
[0003]本实用新型的目的在于克服现有技术的不足，提供一种触摸型FLASH微处理器，结构简单，体积小巧，集成有模数转换器、脉宽调制器、多个定时计数器、运算放大器和触摸单元。
[0004]本实用新型的目的是通过以下技术方案来实现的:一种触摸型FLASH微处理器，它包括程序计数器、堆栈缓存器、数据存储器、程序存储器、指令存储器、地址多路器、间接寻址寄存器、多路复用器、累加器、算术逻辑单元、模数转换器、脉宽调制器、定时计数器、运算放大器和触摸单元。
[0005]所述程序计数器的分别与堆栈缓存器、数据存储器和程序存储器连接，程序存储器与指令存储器连接，数据存储器通过地址多路器分别与指令存储器和间接寻址寄存器连接，指令存储器还通过多路复用器与算术逻辑单元连接，算术逻辑单元还与累加器连接。
[0006]所述程序计数器、数据存储器、多路复用器、累加器、模数转换器、脉宽调制器、定时计数器、运算放大器和触摸单元通过总线连接。
[0007]进一步的，本实用新型还包括译码控制器、复位器和定时生成器，复位器与定时生成器连接，复位器还通过译码控制器与质量存储器连接，复位器还与复位引脚和电源接口连接。
[0008]进一步的，所述复位器包括复位计数器、上电复位器和看门狗计数器。
[0009]进一步的，所述堆栈缓存器包括八层堆栈缓存器。
[0010]进一步的，本实用新型还包括与总线连接的1接口。
[0011]进一步的，本实用新型还包括与总线连接的蜂鸣器。
[0012]进一步的，所述脉宽调制器包括八位脉宽调制器和十位脉宽调制器。
[0013]本实用新型的有益效果是:本实用新型所提出的一种触摸型FLASH微处理器，结构简单，体积小巧，功能丰富，集成有触摸单元、模数转换器、脉宽调制器、多个定时计数器、运算放大器、蜂鸣器和1接口，还集成有复位计数器、上电复位器和看门狗计数器三种复位器。
【附图说明】
[0014]图1为本实用新型中FLASH微处理器的结构框图；
[0015]图2为本实用新型中I/O接口模块的结构框图；
[0016]图3为本实用新型中八位脉宽调制器的结构框图；
[0017]图4为本实用新型中蜂鸣器驱动器的结构框图。
【具体实施方式】
[0018]下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。
[0019](I)微处理器结构
[0020]如图1所示，一种触摸型FLASH微处理器，它包括程序计数器、堆栈缓存器、数据存储器、程序存储器、指令存储器、地址多路器、间接寻址寄存器、多路复用器、累加器、算术逻辑单元、模数转换器、脉宽调制器、定时计数器、运算放大器和触摸识别单元。
[0021]所述程序计数器的分别与堆栈缓存器、数据存储器和程序存储器连接，程序存储器与指令存储器连接，数据存储器通过地址多路器分别与指令存储器和间接寻址寄存器连接，指令存储器还通过多路复用器与算术逻辑单元连接，算术逻辑单元还与累加器连接。
[0022]所述程序计数器、数据存储器、多路复用器、累加器、模数转换器、脉宽调制器、定时计数器、运算放大器和触摸识别单元通过总线连接。
[0023]进一步的，本实用新型还包括译码控制器、复位器和定时生成器，复位器与定时生成器连接，复位器还通过译码控制器与质量存储器连接，复位器还与复位引脚和电源接口连接。
[0024]进一步的，所述复位器包括复位计数器、上电复位器和看门狗计数器。
[0025]进一步的，所述堆栈缓存器包括八层堆栈缓存器。
[0026]进一步的，本实用新型还包括与总线连接的1接口。
[0027]进一步的，本实用新型还包括与总线连接的蜂鸣器。
[0028]进一步的，所述脉宽调制器包括八位脉宽调制器和十位脉宽调制器。
[0029]本实用新型所提出的一种触摸型FLASH微处理器，结构简单，体积小巧，集成有触摸单元、模数转换器、脉宽调制器、多个定时计数器、运算放大器、蜂鸣器和1接口，集成有复位计数器、上电复位器和看门狗计数器三种复位器。
[0030](2) 1 接口模块
[0031]如图2所示，本实用新型中所采用的1接口模块，它包括I/O控制寄存器、I/O数据寄存器、推挽放大器、复用器和逻辑控制电路。
[0032]所述I/O控制寄存器分别与控制写入端WRITE_CTRL、控制读出端READ_CTRL、数据总线DATA BUS、控制输出端OUTPUT和开漏输出端OPEN DRAIN连接，控制输出端OUTPUT和开漏输出端OPEN DRAIN均通过逻辑控制电路与推挽放大器连接。
[0033]所述I/O数据寄存器分别与数据写入端WRITE_DATA、数据读出端READ_DATA、数据总线DATA BUS和数据输出端连接，数据输出端和外接信号输出端与复用器的输入端连接，复用器的输出端分别与逻辑控制电路与推挽放大器连接。
[0034]所述推挽放大器与I/O接口连接，I/O接口还通过逻辑控制电路与数据总线DATABUS连接。
[0035]进一步的，所述逻辑控制电路包括非门电路A、第一与非门电路B和第二与非门电路Co
[0036]其中，所述开漏输出端OPEN DRAIN依次通过非门电路A和第一与非门电路B与推挽放大器的第一输入端连接，控制输出端OUTPUT分别与第一与非门电路B和第二与非门电路C的输入端连接，第二与非门电路C输出端与推挽放大器的第二输入端连接。
[0037]进一步的，所述逻辑控制电路还包括缓冲器D和第一三态缓冲器E。
[0038]I/O接口依次通过缓冲器D和第一三态缓冲器E与数据总线DATA BUS连接，第一三态缓冲器E的控制使能端与I/O控制寄存器的使能输出端INPUT连接。
[0039]进一步的，所述逻辑控制电路还包括第三与非门电路F，第三与非门电路F的输入端分别与I/o控制寄存器的上拉输出端HJLL_HIGH和复位信号输入端RESET连接，第三与非门电路F的输出端与直流电源的控制端连接，直流电源的输出端与I/O接口连接。
[0040]进一步的，所述逻辑控制电路还包括第一与门电路G，所述外接信号输出端包括蜂鸣器/计数器使能输入端BUZ/CL0_EN以及蜂鸣器/计数器信号输入端BUZ/CL0。
[0041 ] 第一与门电路G的输入端分别与蜂鸣器/计数器使能输入端BUZ/CL0_EN和蜂鸣器/计数器信号输入端BUZ/CL0连接，第一与门电路G的输出端与复用器的输入端连接。
[0042]进一步的，所述逻辑控制电路还包括第二与门电路H，第二与门电路H的输入端分别与I/O接口和休眠信号输入端SLEEP连接，第二与门电路H的输出端与唤醒输出端WAKE_UP连接。优选的，第二与门电路H的一输入端通过缓冲器D与I/O接口连接。
[0043]进一步的，所述逻辑控制电路还包括第三与门电路I，第三与门电路I的输入端分别与I/O接口和中断使能输入端INT_EN连接，第三与门电路I的输出端与中断输出端EXT_INT连接。优选的，第三与门电路I的一输入端通过缓冲器D与I/O接口连接。
[0044]进一步的，所述逻辑控制电路还包括第二三态缓冲器