芯片嵌入式实时时钟电路的制作方法
【技术领域】
[0001]本实用新型涉及一种实时时钟电路结构设计，特别是一种芯片嵌入式实时时钟电路结构，尤其适用于移动设备、医疗电子设备、电子计量等电子计时领域。
【背景技术】
[0002]现有的实时时钟控制系统，大多以微控制器(MCU)与实时时钟芯片构成。这类单独的实时时钟芯片，内置晶体振荡器、支持定时计数器、存储器(RAM)、中断输出、充电电池供电等功能，通过串行接口与微控制器通信。这类实时时钟芯片虽然功能齐全集成较多，但若只为其他芯片提供时间计时，则有些功能会显得比较多余，且功耗也将随之提高，成本也有所增加。
【实用新型内容】
[0003]本实用新型目的是要克服上述现有技术中存在的功耗大成本高的不足，而提供一种能够集成在任意片上系统的低功耗芯片嵌入式实时时钟电路结构，可以降低功耗，节约开发成本。
[0004]为了实现上述目的，本实用新型采用的技术方案是:
[0005]芯片嵌入式实时时钟电路，它包括电源管理模块电路(ATS)、时钟计数模块电路(INC)和外部交换电路(10C)，其特征在于外部交换电路通过Qin数据线与时钟计数模块电路连接，实现外部交换电路的数据输入到时钟计数模块电路内部寄存器；时钟计数模块电路通过Qout数据线与外部交换电路连接，实现时钟计数模块电路的内部寄存器的数据输出到外部交换电路，电源管理模块电路为时钟计数电路以及外部交换电路提供电源DVCC。
[0006]所述的电源管理模块电路包括电池电源BVCC、片上电源VCC以及地VSS三个输入管脚，具有两路电源自动切换管理功能。
[0007]所述时钟计数模块电路主体结构包括超前进位加法器结构、选择器和DFF触发器，其中选择器用于实现在当前计数时钟数据和外部输入时钟数据存在偏差时进行选择修正，其中输入管脚有时钟信号32.768KHZ、初始化信号INIT，数据输入信号Qin，输出管脚有数据输出Qout。
[0008]所述外部交换电路主体结构包括选择器、DFF触发器、BUF缓冲器和与门，其中选择器用于修正时钟数据，DFF触发器配合时钟信号实现数据同步输入输出，其中输入管脚有时钟信号SCK、片选信号CS，锁存信号D_fetch，数据输入信号SDAT，输出管脚有数据输出SD0UT和内部数据总线Qin。
[0009]本实用新型的有益效果是:与现有技术相比，具备以下优点:
[0010]1、可根据用户需求对时间数据进行修正；
[0011]2、该电路计时精度高，可对年、月、日、时、分、秒计时；
[0012]3、支持断电保护；
[0013]4、支持1.5V及以下电压的小型电池供电；
[0014]5、支持双电源供电；
[0015]6、具有电源自动切换管理功能；
[0016]7、功耗低，在1.1V工作电压下计数累加1次消耗功耗0.84uA~luA ；
[0017]8、理论使用寿命长达20年左右；
[0018]9、可嵌入任意的芯片系统提供时钟计时功能；
[0019]10、电路结构简单，成本较低，任意工艺下可移植性高。
【附图说明】
[0020]图1是本实用新型的芯片嵌入式实时时钟电路结构图。
[0021]图2是本实用新型的电源管理模块电路结构图。
[0022]图3是本实用新型的外部交换电路结构图。
[0023]图4是本实用新型的时钟计数模块结构图。
[0024]图5是本实用新型的芯片嵌入式实时时钟电路操作流程结构图。
[0025]图6是本实用新型芯片嵌入式实时时钟电路的输入端口功能示意图。
【具体实施方式】
[0026]下面将结合附图与【具体实施方式】对本实用新型作详细的说明，以下实施例仅对本申请进行进一步说明，不应理解为对本申请的限制。
[0027]如图1所示，芯片嵌入式实时时钟(RTC)电路结构，它包括电源管理模块电路、时钟计数模块电路和外部交换电路。外部交换电路通过Qin数据线与时钟计数模块电路连接，实现外部交换电路的数据输入到时钟计数模块电路内部寄存器；时钟计数模块电路通过Qout数据线与外部交换电路连接，实现时钟计数模块电路的内部寄存器的数据输出到外部交换电路，电源管理模块电路为时钟计数电路以及外部交换电路提供电源DVCC。
[0028]芯片嵌入式实时时钟(RTC)电路对外信号端口总共有7个，其中SCK为外部交换模块中SPI的输入输出时钟，CS为输入输出时钟片选信号，D_fetch为信号输入输出选择控制信号，SDAT为外部时钟数据串行输入，SD0UT为计数时钟数据串行输出，32.768kHz为时钟计数模块中计数频率输入，INIT为对整个计数模块初始化化并赋初值的控制信号输入。VSS为地电位，VCC为片上输入电压，BVCC为备份电源电压，DVCC为电源管理模块电路的输出电压。而Qin为由外部交换电路到时钟计数电路之间内部寄存器的数据并行总线输入；Qout为由时钟计数电路到外部交换电路之间内部寄存器的数据总线并行输出。
[0029]如图2所示，所述的电源管理模块电路有电池电源BVCC、片上电源VCC以及地VSS三个输入管脚。片上电源VCC工作电压范围在1.0V~1.5V。电源管理模块电路主要以实现钮扣电池电源和[zmyl] VCC切换管理以保证片上系统在断电情况下整个计时电路仍处于正常计时状态。在电源管理模块电路中，具有自动电源管理切换的功能，当外部提供的片上电源VCC接入时，会与芯片中的基准电压进行比较，若片上电源VCC高于基准电压，则自动切换到外部提供的片上电源VCC进行供电，反之则由电池电源BVCC进行供电。其中，使用电池电源BVCC供电不影响时钟的输入与输出功能。
[0030]当片上电源VCC大于基准电源电压时电路会切换到片上电源VCC进行供电。此时电路状态变化过程为:VCC为高电平，匪1 NM0S管导通使得OutO为低电平；再经过施密特反相器SMT1和buffer 1得到Outl为高电平，此时PM3 PM0S管关断。Outl经过notl和not2分别得到0ut2为低电平和0ut3为低电平，使得PM1和PM2 PM0S管导通，而0ut3经过buffer2和not3使得0ut4为高电平，致使PM4 PM0S管关断。
[0031 ] 当片上电源VCC低于基准电源电压时，会自动切换到电池电源BVCC，以电池电源BVCC进行供电。此时电路状态变化过程为:VCC为低电平匪1 NM0S管关断，由于上拉电阻R4拉高OutO电压，使得OutO为高电平；再经过施密特反相器和bufferl得到Outl为低电平，此时PM3 PM0S管导通。Outl经过notl和not2分别得到0ut2为高电平和0ut3为高电平，使得PM1和PM2 PM0S管关断，而0ut3经过buffer2和not3使得0ut4为低电平，致使PM4 PM0S管导通。为保证电源切换的瞬间时钟计数模块电路能够正常工作，在电源管理模块电路输出端并联大电容进行电压补偿。
[0032]如图3所示，外部交换电路其主体电路由48个选择器MUX与DFF触发器、8个输入BUF以及与门构成。以选择器和DFF触发器作为电路的主体结构。选择器的引入是为了便于修正时钟数据，即在当前计数时钟数据和输入时钟数据进行比较选择。输入的时钟数据通过内部连接进行数据输入输出，同时引用时钟片选信号控制DFF触发器对时钟数据和引入数据进行比较选择以便于调控时钟数据的输入输出。
[0033]如图4所示，时钟计数模块电路其主体电路由48个1位超前进位加法器、48个选择器和49个DFF触发器构成。计数时钟频率由32.768kHz无源晶振产生。为了能够对时钟数据进行修正，在超前进位加法电路的输出后加入选择器结构，以便于在当前计数时钟数据和外部输入时钟数据进行比较选择修正。
[0034]如图5所示，芯片嵌入式实时时钟(RTC)电路操作流程如下:当需要向电路赋初值时，将CS置为高电平时对SCK时钟信号进行片选并且要维持48个SCK时钟周期，同时D_fetch在这期间必须维持低电平，此时才能进行串行数据由SDAT端口输入到48个DFF触发器进行锁存，传递给时钟计数模块电路。输入完成后需将CS信号拉低，停止串行数据继续输入。在时钟计数模块电路中，为了接收由外部交换电路输入锁存的数据，需将INIT设置为高电平选择锁存的输入数据传递给时钟计数模块电路中的DFF触发器进行锁存，同时在INIT变为高电平期间时钟计数累加停止运作；而INIT变为低电平时，时钟计数将在时钟计数模块电路中锁存的数据上继续累加。当需要读出计数时钟时，需将外部交换模块中的CS信号置为高电平，同时将D_fetch维持一个SCK及以上的高电平，使得时钟计数的计数时钟值传递给外部交换模块中的DFF触发器进行锁存。当D_fetch拉低时，CS仍为高电平并继续持续48个SCK时钟周期，此时外部交换模块电路将DFF锁存的并行数据由高位到低位从SD0UT端口依次串行输出。芯片嵌入式实时时钟电路的输入端口功能如附图6所示。
【主权项】
1.芯片嵌入式实时时钟电路，它包括电源管理模块电路、时钟计数模块电路和外部交换电路，其特征在于外部交换电路通过Qin数据线与时钟计数模块电路连接，实现外部交换电路的数据输入到时钟计数模块电路内部寄存器；时钟计数模块电路通过Qout数据线与外部交换电路连接，实现时钟计数模块电路的内部寄存器的数据输出到外部交换电路，电源管理模块电路为时钟计数电路以及外部交换电路提供电源DVCC。2.根据权利要求1所述的芯片嵌入式实时时钟电路，其特征在于所述的电源管理模块电路包括电池电源BVCC、片上电源VCC以及地VSS三个输入管脚，具有两路电源自动切换管理功能。3.根据权利要求1所述的芯片嵌入式实时时钟电路，其特征在于所述时钟计数模块电路主体结构包括超前进位加法器结构、选择器和DFF触发器，其中选择器用于实现在当前计数时钟数据和外部输入时钟数据存在偏差时进行选择修正，其中输入管脚有时钟信号32.768KHZ、初始化信号INIT，数据输入信号Qin，输出管脚有数据输出Qout。4.根据权利要求1所述的芯片嵌入式实时时钟电路，其特征在于外部交换电路主体结构包括选择器、DFF触发器、BUF缓冲器和与门，其中选择器用于修正时钟数据，DFF触发器配合时钟信号实现数据同步输入输出，其中输入管脚有时钟信号SCK、片选信号CS，锁存信号D_fetch，数据输入信号SDAT，输出管脚有数据输出SD0UT和内部数据总线Qin。
【专利摘要】本实用新型涉及芯片嵌入式实时时钟电路，它包括电源管理模块电路、时钟计数模块电路、外部交换电路，其特征在于外部交换电路通过Qin数据线与时钟计数模块电路连接，实现外部交换电路的数据输入到时钟计数模块电路内部寄存器；时钟计数模块电路通过Qout数据线与外部交换电路连接，实现时钟计数模块电路的内部寄存器的数据输出到外部交换电路，电源管理模块电路为时钟计数电路以及外部交换电路提供电源DVCC。它具有电路结构简单，成本较低，任意工艺下可移植性高，支持1.5V及以下电压的小型电池供电，使用寿命长达20年左右，并可嵌入任意的芯片系统提供时钟计时功能等特点。
【IPC分类】G06F1/14
【公开号】CN204990070
【申请号】CN201520763377
【发明人】王军, 肖文勇, 金泽
【申请人】杭州雄迈信息技术有限公司
【公开日】2016年1月20日
【申请日】2015年9月30日