一种简化的通讯设备机框的制作方法
【技术领域】
[0001]本实用新型涉及一种简化的通讯设备机框，属于通讯设备领域。
【背景技术】
[0002]现有通信设备，如MSTP、MSAP、OLT、PTN、SDH、IP-RAN等，均采用插卡式设计，板卡的管理方式大多采用数据总线或以太网方式实现，背板总线方式主要存在背板连线多、容易互相干扰等缺点；而以太网方式由于需要CPU相互通信所以存在成本高等缺点。
【发明内容】
[0003]为解决上述问题，本实用新型提出了一种连线少，设备互不干扰和成本低的简化的通讯设备机框。
[0004]本实用新型所采用的技术方案是:一种简化的通讯设备机框，包括主控制板、背板和多个板卡；所述主控制板上设有CPU及通过A/D BUS模块与CPU连接的FPGA可编程逻辑器件；所述背板上设有十六个私有SMI管理通讯接口 ；所述板卡上设有CPLD可编程逻辑器件；所述多个板卡均通过设有的CPLD可编程逻辑器件与背板上的各私有SMI管理通讯接口，各私有SMI管理通讯接口均与主控制板上的FPGA可编程逻辑器件连接。
[0005]本实用新型与现有技术相比较，其具有以下有益效果:
[0006]1、本方案具有背板连线少，节省背板布线面积及连接器管脚数量从而降低设备成本的优势；
[0007]2、本方案采用点到多点的星型连接，板卡间不存在相关干扰，稳定性高；
[0008]3、本方案采用可编程逻辑器件成本低，板卡上CPLD芯片成本通常在10元以内，而以太网连接方式通常采用CPU进行报文通信，支持以太网的CPU系统成本约为70元左右。
【附图说明】
[0009]图1是本实用新型的结构示意图。
[0010]1-主控制板；2_背板；3_板卡；4-CPU ;5-A/D_BUS模块；6_FPGA可编程逻辑器件；7-私有SMI管理通讯接口 ；8-CPLD可编程逻辑器件。
【具体实施方式】
[0011]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施方式，对本实用新型进行进一步详细说明，应当理解为，此处所描述的【具体实施方式】仅仅用以解释本实用新型，并不用于限定本实用新型。
[0012]如图1所示的一种简化的通讯设备机框，包括主控制板1、背板2和多个板卡3 ;所述主控制板1上设有CPU4及通过A/D BUS模块5与CPU4连接的FPGA可编程逻辑器件6 ;所述背板2上设有十六个私有SMI管理通讯接口 7 ;所述板卡3上设有CPLD可编程逻辑器件9 ;所述多个板卡3均通过设有的CPLD可编程逻辑器件9与背板2上的各私有SMI管理通讯接口 7连接，各私有SMI管理通讯接口 7均与主控制板1上的FPGA可编程逻辑器件6连接。
[0013]主控制板为通信设备的控制监控单元，实时监视各个板卡的状态信息和控制各板卡的相关动作。本方案采用FPGA和CPLD实现私有的SMI接口，用于互传板卡的状态信息和控制信息。SMI接口由CLK、SD1、SD0 3根线组成，采用同步的方式相互传输数据，数据编码为4B/5B编码，传输速率可高达50Mbps。传输的数据帧为固定帧长64字节，每帧间隔固定为2字节。
[0014]SMI的上行方向为板卡向主控制板上报本板卡相关信息及状态，内容包括'2字节板卡ID信息，2字节板卡版本、4字节中断信息，8字节告警信息，32字节状态信息，16字节预留。
[0015]SMI的下行方向为主控制板向板卡发送相关控制操作，内容包括:1字节控制字、32字节控制信息、31字节预留。
[0016]FPGA内实现SMI通信接口，将通信的相关内容分别存储到16组状态管理寄存器和16组控制寄存器中，供CPU访问和操作。同时FPGA通过监测各板卡SMI上报数据跳变，得出各板卡的在位状态。另外FPGA还监视各板卡上报的中断信息，当有中断产生时，立即通过中断管脚上报CPU。
[0017]FPGA内定义16个板卡的状态管理寄存器，供主控CPU实时访问获取相关板卡状态及告警，FPGA内定义16个板卡的控制寄存器，供主控CPU对各板卡进行控制，控制结果可通过相关的状态寄存器反馈个CPU。CPLD内实现SMI通信接口，将SMI上行方向所需要的信息组织成SMI数据帧发送给主控制卡的FPGA。将收到SMI下行方向的信息分配到相关硬件控制端，实现硬件控制。
[0018]上面所述的实施例仅仅是对本实用新型的优选实施方式进行描述，并非对本实用新型的构思和范围进行限定。在不脱离本实用新型设计构思的前提下，本领域普通人员对本实用新型的技术方案做出的各种变型和改进，均应落入到本实用新型的保护范围，本实用新型请求保护的技术内容，已经全部记载在权利要求书中。
【主权项】
1.一种简化的通讯设备机框，其特征在于:包括主控制板、背板和多个板卡；所述主控制板上设有CPU及通过A/D BUS模块与CPU连接的FPGA可编程逻辑器件；所述背板上设有十六个私有SMI管理通讯接口 ；所述板卡上设有CPLD可编程逻辑器件；所述多个板卡均通过设有的CPLD可编程逻辑器件与背板上的各私有SMI管理通讯接口，各私有SMI管理通讯接口均与主控制板上的FPGA可编程逻辑器件连接。
【专利摘要】本实用新型公开了一种简化的通讯设备机框，包括主控制板、背板和多个板卡；所述主控制板上设有CPU及通过A/D？BUS模块与CPU连接的FPGA可编程逻辑器件；所述背板上设有十六个私有SMI管理通讯接口；所述板卡上设有CPLD可编程逻辑器件；所述多个板卡均通过设有的CPLD可编程逻辑器件与背板上的各私有SMI管理通讯接口，各私有SMI管理通讯接口均与主控制板上的FPGA可编程逻辑器件连接，该连接结构背板连线少，节省背板布线面积及连接器管脚数量从而降低设备成本的优势；板卡间不存在相关干扰，稳定性高，而总线方式容易出现板卡相互干扰的现象，设备成本低。
【IPC分类】G06F1/16
【公开号】CN205003599
【申请号】CN201520798556
【发明人】肖超
【申请人】江西山水光电科技股份有限公司
【公开日】2016年1月27日
【申请日】2015年10月16日