有
[0034]
[0035] 即两个输入电压U1、U2间的比例值为
[0036]
[0037] 模拟结果输出单元200的核屯、是并行D/A转换器，设有数字比例值输入端DB IN、比 例因子电压输入端VIN3和模拟电压比例值输出端V0UT。所述数字比例值输入端DB IN连接 至比例值计算单元100的数字比例值输出端DB OUT。
[0038] 所述并行D/A转换器具有并行数据输入端、基准电压输入端和转换电压输出端。所 述并行数据输入端为模拟结果输出单元200的数字比例值输入端DB IN，基准电压输入端为 模拟结果输出单元200的比例因子电压输入端VIN3,转换电压输出端为模拟结果输出单元 200的模拟电压比例值输出端V0UT。
[0039] 模拟结果输出单元200的实施例1如图5所示，由并行D/A转换器201组成，并行D/A 转换器201的型号是8位并行D/A转换器AD5330dAD5330的并行数据输入端为DB7~DB0,基准 电压输入端为VREF，转换电压输出端为V0UT。
[0040] AD5330的缓冲器开关控制端BUF、输出比例控制端GAIN、输入寄存器控制端WR、DAC 寄存器控制端LDAC、片选端CS、地端GND连接至公共地，AD5330的清零端化R、低功耗控制端 PD、电源端VDD连接至正电源+VDDdAD5330的输入寄存器控制端WR和DAC寄存器控制端LDAC 输入低电平时，处于直接D/A转换状态，不考虑转换延迟时，转换电压输出端V0UT实时反映 并行数据输入端DB7~DBO的数据转换结果。
[0041 ]设连接至比例因子电压输入端VIN3的电压是UK，模拟电压比例值输出端V0UT输出 的电压是U0，并行数据输入端DB7~DB0输入的数据为X，即8位的x7~xO，其最大值Xmax2为 255,则有
[0047] 显然，如果模拟结果输出单元200采用其实施例1，则比例值计算单元100采用实施 例1或者实施例2时，Xmax2与Xmaxl相等。如果模拟结果输出单元200采用其实施例1，比例值 计算单元100采用其实施例3时，要使Xmax2与Xmaxl相等，则应该选择比例值计算单元100实 施例3的数字比例值输出端DB OUT输出端输出的12位数据中的高8位作为模拟结果输出单 元200实施例1的数字比例值输入端DB IN信号。
[0048] 模拟结果输出单元200的实施例2如图6所示，由并行D/A转换器211组成，并行D/A 转换器211的型号是12位并行D/A转换器AD5340dAD5340的并行数据输入端为DB11~DB0,基 准电压输入端为VREF，转换电压输出端为V0UT。
[0049] AD5340的缓冲器开关控制端BUF、输出比例控制端GAIN、输入寄存器控制端WR、DAC 寄存器控制端LDAC、片选端CS、地端GND连接至公共地，AD5340的清零端化R、低功耗控制端 PD、电源端VDD连接至正电源+VDDdAD5340的输入寄存器控制端WR和DAC寄存器控制端LDAC 输入低电平时，处于直接D/A转换状态，不考虑转换延迟时，转换电压输出端V0UT实时反映 并行数据输入端DB11~DB0的数据转换结果。
[0050] 设连接至比例因子电压输入端VIN3的电压是UK，模拟电压比例值输出端V0UT输出 的电压是U0，并行数据输入端DB11~DB0输入的数据为X，即12位的xl 1~xO，其最大值Xmax2 为4095,则有
[0056]显然，如果模拟结果输出单元200采用其实施例2,则比例值计算单元100采用实施 例3时，Xmax2与Xmaxl相等。如果模拟结果输出单元200采用其实施例2,比例值计算单元100 采用其实施例1或者实施例2时，要使Xmax2与Xmaxl相等，则应该将比例值计算单元100的8 位数字比例值数据连接至模拟结果输出单元200的12位数字比例值输入端中的高8位，模拟 结果输出单元200的12位数字比例值输入端中的低4位连接至公共地。
[0057] 所述比例值计算单元100的3个实施例和模拟结果输出单元200的2个实施例中，数 字比例值输出端DB OUT和数字比例值输入端DB IN的数据均为二进制数据。所述分子电压 输入端VIN1的电压U1与分母电压输入端VIN2的电压U2均为正电压，且U1小于等于U2。
[0058] 所述电路用于对比例值计算速度要求不高，且U1、U2变化较平缓的场合。
[0059] 所述比例值计算单元100中并行A/D转换器参考电压输入端允许输入的参考电压 范围要比连接到比例值计算单元100分母电压输入端VIN2的输入电压U2范围宽。
[0060] W上所述仅为本实用新型的实施例，并不用于限制本实用新型，对于本领域的技 术人员来说，本实用新型可W有各种更改和变化。凡在本实用新型的精神和原则之内，所作 的任何修改、等同替换、改进等，均应包含在本实用新型的权利要求范围之内。
【主权项】
1. 一种求两个输入电压间比例值的电路，其特征在于： 由比例值计算单元和模拟结果输出单元组成； 所述比例值计算单元设有分子电压输入端、分母电压输入端和数字比例值输出端； 所述比例值计算单元由并行A/D转换器、555时基器件、第一电阻（123)、第二电阻 (124)、第一电容（125)组成;所述并行A/D转换器的模拟电压输入端为分子电压输入端，参 考电压输入端为分母电压输入端，并行数据输出端为数字比例值输出端； 所述555时基器件、第一电阻（123)、第二电阻（124)、第一电容（125)组成振荡器;所述 振荡器输出的周期脉冲连接至并行A/D转换器的启动转换输入端； 所述模拟结果输出单元设有数字比例值输入端、比例因子电压输入端和模拟电压比例 值输出端;所述数字比例值输入端连接至比例值计算单元的数字比例值输出端； 所述模拟结果输出单元由并行D/A转换器组成;所述并行D/A转换器的并行数据输入端 为数字比例值输入端，所述并行D/A转换器的基准电压输入端为比例因子电压输入端，所述 并行D/A转换器的转换电压输出端为模拟电压比例值输出端。2. 如权利要求1所述的一种求两个输入电压间比例值的电路，其特征在于:所述并行A/ D转换器的型号是12位并行A/D转换器AD7492。3. 如权利要求2所述的一种求两个输入电压间比例值的电路，其特征在于:所述AD7492 的输出使能端、片选端、休眠模式选择端、数字地端、模拟地端连接至公共地;所述AD7492的 模拟电源端、数字电源端连接至正电源。4. 如权利要求1所述的一种求两个输入电压间比例值的电路，其特征在于:所述并行D/ A转换器的型号是12位并行D/A转换器AD5340。5. 如权利要求4所述的一种求两个输入电压间比例值的电路，其特征在于:所述AD5340 的缓冲器开关控制端、输出比例控制端、输入寄存器控制端、DAC寄存器控制端、片选端、地 端连接至公共地;所述AD5330的清零端、低功耗控制端、电源端连接至正电源。
【专利摘要】本实用新型公开了一种求两个输入电压间比例值的电路，由比例值计算单元、模拟结果输出单元组成，其核心是并行A/D转换器与并行D/A转换器，用于计算输入的分子电压和分母电压之间的比例值，并同时输出数字信号形式的比例值结果与模拟信号形式的比例值结果。所述电路用于对比例值计算速度要求不高，且两个输入电压变化较平缓的场合。
【IPC分类】G06F7/535
【公开号】CN205334451
【申请号】CN201620004278
【发明人】周维龙, 凌云, 肖伸平, 文定都, 唐文妍, 王兵
【申请人】湖南工业大学
【公开日】2016年6月22日
【申请日】2016年1月4日