一种智能卡阵列装置的制造方法
【专利摘要】本实用新型公开了一种智能卡阵列装置，包含：至少两组总线扩展模块、处理器模块、以太网接口，每个总线扩展模块连接一个处理器模块，每个处理器模块连接一个以太网接口，至少两组的处理器模块之间维持心跳信息；还包含若干智能卡阵列模块，所述所有智能卡阵列模块都同时连接所有总线扩展模块并与所述的总线扩展模块交换数据。本实用新型实现的智能卡阵列装置，处理效率高，成本低、故障率低，有效保证了智能卡阵列装置整体的持续可用性。
【专利说明】
一种智能卡阵列装置
技术领域
[0001]本实用新型涉及通讯技术领域，尤其涉及一种智能卡阵列装置。
【背景技术】
[0002]智能卡是内部嵌有集成电路的卡片，在通讯、金融等各个领域应用广泛。常见的有符合IS07816协议接口的接触式智能卡，以及集成了RFID的非接触式智能卡。
[0003]智能卡的读写技术原理上非常成熟。比如手机终端或读卡器，均能实现对智能卡的读写访问。一些特定场合，需要对大量智能卡进行快捷的、低成本的集中管理，形成智能卡阵列。在这一领域，当前技术还存在不足，主要体现在:
[0004]智能卡的访问效率和成本难以平衡。在一些阵列设计中，采用串行机制，分时访问每个智能卡。这种方式一般具备较强的成本优势，但效率低，尤其不能满足多张卡并发访问需求。在另一些阵列设计中，采用并行机制，每张卡进行单独的读写控制，效率较高，但会付出成本代价。
[0005]可靠性不足。阵列中有大量智能卡，处理器故障、总线故障等，均会导致该阵列中的所有智能卡访问异常。
[0006]因此，有必要对当前智能卡阵列做出改进。
【发明内容】
[0007]本实用新型提供一种智能卡阵列装置，旨在解决现有技术中智能卡阵列效率与成本不能兼顾、且故障率较高的问题。
[0008]为解决以上问题，本实用新型提供一种一种智能卡阵列装置，包含:至少两组总线扩展模块、处理器模块、以太网接口；每个总线扩展模块连接一个处理器模块，每个处理器模块连接一个以太网接口，至少两个的处理器模块之间维持心跳信息;还包含若干智能卡阵列模块，所述所有智能卡阵列模块都同时连接全部总线扩展模块。
[0009]进一步的，所述的智能卡阵列模块包含可编程逻辑模块，所述的可编程逻辑模块用于实现和智能卡的数据交互和相关信号的控制。
[0010]进一步的，所述的可编程逻辑模块包含至少一组智能卡读写单元和切换单元，所述的切换单元连接智能卡。
[0011]进一步的，所述切换单元同时连接多个智能卡。
[0012]进一步的，还包含时钟分发模块、智能卡接口模块;所述时钟分发模块，用于将时钟分发到各个智能卡接口模块;所述智能卡接口模块，用于作为智能卡接口。
[0013]进一步的，所述以太网接口用于作为与其他智能卡阵列或其他外部设备组网连接的接口。
[0014]进一步的，所述处理器模块，用于智能卡阵列的集中管理、数据缓存、业务实现。
[0015]进一步的，所述总线扩展模块，用于各个智能卡阵列和处理器模块的互连。
[0016]进一步的，还包含串并转换模块，用于将串行数据转换为并行数据并锁存。
[0017]进一步的，还包含所述多路选择模块，用于从多路信号中轮询选择，每个时刻只送出其中一路信号。
[0018]以上实现的智能卡阵列装置，采用多个总线扩展模块，各总线扩展模块与每个智能卡阵列相连，形成双星或多星形拓扑。每个处理器系统各负责一部分可编程逻辑单元，可以充分发挥处理器系统的性能。当其中一套模块故障时，包括处理器模块异常、总线异常等，则另外的处理器模块采用其总线接管所有智能卡阵列，维持系统的可用性。
【附图说明】
[0019]图1为本实用新型智能卡阵列装置整体示意图；
[0020]图2为本实用新型可编程逻辑模块结构示意图；
[0021]图3为本实用新型实施例的智能卡阵列装置局部示意图。
【具体实施方式】
[0022]应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0023]现在将参考附图描述实现本实用新型的具体实现过程及技术效果。在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本实用新型的说明，其本身并没有特定的意义。因此，"模块"与"部件"可以混合地使用。
[0024]如图1所示，一种智能卡阵列装置，包含:至少两组总线扩展模块，以及与总线扩展模块数量对应的处理器模块和以太网接口，每个总线扩展模块连接一个处理器模块，每个处理器模块连接一个以太网接口。本实施例中，为了提高系统可靠性，设置有总线扩展模块A和总线扩展模块B，总线扩展模块A连接有处理模块A，处理模块A连接有以太网接口 A。处理器模块A和处理模块B之间维护心跳线，相互侦测故障。还包含若干智能卡阵列模块，所述所有智能卡阵列模块都同时连接所有总线扩展模块。例如图1所示，智能卡阵列A连接总线扩展模块A和总线扩展模块B，智能卡阵列B也同时连接总线扩展模块A和总线扩展模块B。总线扩展模块用于将处理器系统总线扩展，用于访问大量可编程逻辑。所述以太网接口，用于与其他智能卡阵列或其他外部设备组网连接的接口。所述处理器模块，用于智能卡阵列的集中管理、数据缓存、业务实现。所述总线扩展模块，用于各个智能卡阵列和处理器模块的互连。
[0025]需要说明的是，上述总线扩展模块只是逻辑上的表述。实际上可以是诸如LocalBUS等并行总线的扩展，也可以是诸如USB等串行总线的互连。
[0026]所述的智能卡阵列模块包含可编程逻辑模块，所述的可编程逻辑模块用于实现和智能卡的数据交互和相关信号的控制。可编程逻辑和智能卡直接相关的功能主要有三个:一是实现智能卡1 口的时序，完成和智能卡的读写交互;二是发出串行信号，通过串并转换锁存模块产生期望的电平信号;三是向时钟分发模块提供时钟。
[0027]进一步如图2所示，所述的可编程逻辑模块包含至少一组智能卡读写单元和切换单元，所述的切换单元同时连接多个智能卡。智能卡读写单元实现智能卡的串行数据读写。即将缓冲区中待发送数据按照智能卡规范要求转为串行数据格式发送给智能卡;接收智能卡发来的串行数据，存放在缓冲区中。切换单元实现多张卡之间的切换，即多张智能卡共享一个智能卡读写单元，以节约可编程逻辑的资源。其机制是，当智能卡读写单元完成一次智能卡的写入和读出操作后，切换单元依照需求切换到另外一张智能卡，接下来对另外一张卡进行写入和读出操作。
[0028]如图2所示，将需要读写的大量智能卡进行分组。每个智能卡读写单元负责η张卡的读写，共分为m组。每个组内的η张卡在切换单元的控制下串行操作，即完成一张卡的一条写入和读出命令之后，再操作另外一张。而各组之间的智能卡读写可以完全并行操作。这样，通过合理地定义组的个数m以及组内卡的个数η，可以实现效率和资源的最佳平衡。
[0029]特别地，在要求所有卡的读写能够并行的场合，可以以资源换效率，令η等于I，即取消切换单元，由各智能卡读写单元直接对卡进行读写。
[0030]特别地，在对卡的读写实时性要求不高以及可编程逻辑资源紧张的场合，可以令m等于I，即所有智能卡串行访问。
[0031]在本例中，智能卡是等分分组的，即每组智能卡个数均为η。实际上并无限制，可依据多种因素灵活分组。
[0032]进一步如图3所示，所述智能卡阵列装置除了可编程逻辑模块101外，还包含串并转换锁存模块102、时钟分发模块105、多路选择模块106、智能卡接口模块103;所述的串并转换锁存模块102，用于将串行数据转换为并行数据并锁存;该模块可有效减少对可编程逻辑器件的引脚需求。可编程逻辑模块101只需要提供串行数据、移位时钟、锁存使能等少量几个信号，串并转换锁存模块102即可对外提供大量输出信号。在本系统中，和智能卡相关的电平信号均由串并转换锁存模块输出，包括VCC使能、电平选择、RST等。可选地，在可编程逻辑引脚资源充分的情况下，也可省去串并转换锁存模块，直接由可编程逻辑输出所有电平信号。
[0033]时钟分发模块105，用于将时钟分发到各个智能卡接口模块。时钟分发模块用于将单路时钟复制为多路，提供给多个智能卡接口模块。时钟分发模块可以用具备多路复制功能的时钟缓冲器来实现。可选地，针对少数几路时钟，时钟分发模块也可以用走线分叉的方式来实现，或者用走线分叉和时钟缓冲器相结合的方式来实现。
[0034]智能卡接口模块103，用于连接智能卡104的接口。具体的，智能卡接口模块103是系统和智能卡连接的桥梁。和智能卡104直接相连的是VCC、RST、CLK、1等智能卡规范中定义的标准信号。
[0035]智能卡接口模块103的主要功能有:实现智能卡的电平规范。目前智能卡规范中定义了 5V、3V、1.8V三种电平。智能卡接口模块提供电平选择接口，可实现三种电平切换;在特定应用中，已知智能卡可采用三种电平中的一种或两种。
[0036]多路选择模块106，该模块的作用是从多路信号中轮询选择，每个时刻只送出其中一路信号。该模块可有效减少对可编程逻辑器件的引脚需求。各个智能卡接口模块输出的状态信号，经多路选择模块后送给可编程逻辑模块。可选地，如果在特定应用中，智能卡数量不多，可编程逻辑器件引脚足够，则可将智能卡接口模块输出的状态信号直接送给可编程逻辑模块。可选地，如果在特定应用中，不需要监测智能卡状态，则可省去该模块。
[0037]以上实现的智能卡阵列装置，总线扩展模块A和总线扩展模块B均和每个智能卡阵列相连，形成双星或多星形拓扑。每个处理器系统各负责一部分可编程逻辑单元，充分发挥处理器系统的性能。当其中一套模块故障时，包括处理器模块异常、总线异常等，则另外的处理器模块采用其总线接管所有智能卡阵列，维持系统的可用性。
[0038]以上仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
【主权项】
1.一种智能卡阵列装置，其特征在于包含:至少两组的总线扩展模块、处理器模块以及以太网接口；每个总线扩展模块连接一个处理器模块，每个处理器模块连接一个以太网接口，至少两个的处理器模块之间维持心跳信息;还包含若干智能卡阵列模块，所述所有智能卡阵列模块都同时连接全部总线扩展模块。2.根据权利要求1所述的智能卡阵列装置，其特征在于:所述的智能卡阵列模块包含可编程逻辑模块，用于实现和智能卡的数据交互和相关信号的控制。3.根据权利要求2所述的智能卡阵列装置，其特征在于:所述的可编程逻辑模块包含至少一组智能卡读写单元和切换单元，所述的切换单元连接智能卡。4.根据权利要求3所述的智能卡阵列装置，其特征在于:所述切换单元同时连接多个智會K 一艮。5.根据权利要求2所述的智能卡阵列装置，其特征在于:还包含时钟分发模块、智能卡接口模块;所述时钟分发模块，用于将时钟分发到各个智能卡接口模块;所述智能卡接口模块，用于作为智能卡接口。6.根据权利要求1所述的智能卡阵列装置，其特征在于:所述以太网接口用于作为与其他智能卡阵列或其他外部设备组网连接的接口。7.根据权利要求1所述的智能卡阵列装置，其特征在于:所述处理器模块，用于智能卡阵列的集中管理、数据缓存、业务实现。8.根据权利要求1所述的智能卡阵列装置，其特征在于:所述总线扩展模块，用于各个智能卡阵列和处理器模块的互连。9.根据权利要求5所述的智能卡阵列装置，其特征在于:还包含串并转换模块，用于将串行数据转换为并行数据并锁存。10.根据权利要求5所述的智能卡阵列装置，其特征在于:还包含多路选择模块，用于从多路信号中轮询选择，每个时刻只送出其中一路信号。
【文档编号】G06K17/00GK205427884SQ201521042712
【公开日】2016年8月3日
【申请日】2015年12月15日
【发明人】牛蔚华, 王晓军, 谢海, 同永卫
【申请人】深圳市思享云创新技术有限公司