Usb线供电电源系统的制作方法
【专利摘要】本实用新型提供USB线供电电源系统，该电源系统包括USB接口、片外电阻阵列以及芯片，芯片包括片内选通开关阵列、片内电压检测器以及第一片内低压差线性稳压器、第二片内低压差线性稳压器，USB接口通过片外电阻阵列连接至片内选通开关阵列，片内选通开关阵列中的开关连接至片内电压检测器的输入端，片内电压检测器的输出端连接至片内选通开关阵列的逻辑电路，片内选通开关阵列中的开关连接至第一片内低压差线性稳压器的输入端。本实用新型无需额外的LDO芯片或者功率电感，同时也不需要复杂的内部电路设计，只通过若干电阻即可实现降低芯片发热量，并且降低了成本。
【专利说明】
USB线供电电源系统
技术领域
[0001]本实用新型涉及电源系统领域，尤其是涉及一种降低USB线供电芯片发热量的电源系统。
【背景技术】
[0002]随着集成电路技术的发展，芯片规模的扩大、速度的提升以及功能复杂性的提高等都对芯片自身的功耗要求越来越高。加之封装后的芯片具有热阻，即芯片消耗的功率加大，进一步增加了芯片的耗散功率。如果封装片内部环境到封装片外部环境的热势差越大，并且在环境温度相同的条件下，说明芯片本身的温度也就越高。由于芯片的最高工作温度是固定的，所以降低功耗就需要降低芯片内部的耗散功率。所以在芯片电源系统设计中，需要考虑尽可能减小芯片内部耗散功耗的最大值。
[0003]参见图1，图1为普通USB线供电方案的电路结构原理图，在设有USB芯片的PCB板上，USB接口 10与芯片13电连接，芯片13与外设14电连接，PCB板上的USB接口 10通过USB线12与其相配对的外部的USB接口与外部电源电连接，在USB电源系统中，一般芯片1 口(输入输出端口)和外设14的工作电压为3.3伏，芯片13自身逻辑工作电压为1.2伏或1.8伏。
[0004]传统的降低芯片功耗的解决方案主要有以下有三种:
[0005]假设芯片1口和外设最大工作电流为133，逻辑最大工作电流为112，则芯片的总最大工作电流为133和112之和。USB线供电输入电压最大值为5.25伏，芯片1口和外设的工作电压为3.3伏，逻辑工作电压为1.2伏。
[0006]参见图2，图2为现有的一种通过内部LDO(低压差线性稳压器)供电方案的电路结构原理图，其中USB接口 20与芯片23上的两个并联连接的片内低压差线性稳压器的公共输入端电连接，其中第一片内低压差线性稳压器25的输出端与外设24电连接，第二片内低压差线性稳压器26的输出端接电容后接地。在此方案中，芯片23耗散功率与电流功耗的关系为P=5.25VX (133+112)。
[0007]参见图3，图3为现有的DC-DCBUCK降压变换电路供电方案的电路结构原理图，其中USB接口 30与芯片33上的两个并联连接的降压变换电路的公共输入端电连接，第一降压变换电路39通过电感LI与外设34电连接，在此方案中，芯片33耗散功率和电流功耗关系为P=KX (3.3VX 133+1.2VX 112)，其中K为内部DC-DC Buck降压变换电路的效率。利用高压到低压的额外电流转换效率，有效降低输入电流功耗，从而降低芯片自身功率耗散，但是电磁兼容性及内部电路设计难度大且成本高。
[0008]参见图4，图4为现有的外部LDO供电方案的电路结构原理图，其中USB接口40与芯片43外的两个并联连接的片外低压差线性稳压器的公共输入端电连接，第一片外低压差线性稳压器47的输出端分别与芯片43以及外设44电连接，第二片外低压差线性稳压器48的输出端与芯片43电连接。在此方案中，芯片43耗散功率和电流功耗关系为P=3.3VX 133+1.2VX 112。该方法采用在芯片43外置低压差线性稳压器，利用外部的低压差线性稳压器承担5伏到3.3伏和5伏到1.2伏的功耗及发热，从而降低芯片自身功率耗散，但是使用外部的低压差线性稳压器供电需要额外的外部低压差线性稳压器，导致电路成本高。
【实用新型内容】
[0009]本实用新型的主要目的是提供一种生产成本低且工作稳定的USB线供电电源系统。
[0010]为了实现上述的主要目的，本实用新型提供的电源系统包括USB接口、片外电阻阵列以及芯片，其中芯片包括片内选通开关阵列、片内电压检测器以及第一片内低压差线性稳压器、第二片内低压差线性稳压器，USB接口通过片外电阻阵列连接至片内选通开关阵列，片内选通开关阵列包括至少一个开关，开关连接至片内电压检测器的输入端，片内电压检测器的输出端连接至片内选通开关阵列的逻辑电路，片内选通开关阵列中的开关连接至第一片内低压差线性稳压器的输入端，第一片内低压差线性稳压器的输出端与第二片内低压差线性稳压器的输入端之间连接有一个位于芯片外的电阻。
[0011]由上述方案可见，外部电源通过USB接口输入USB标准电压，电源系统通过片内电压检测器监视片外电阻阵列与片内选通开关阵列之间连接的节点的电压，动态的选通片内选通开关阵列中的开关，从而选通片外电阻阵列中的不同的电阻支路，实现上述节点在一个固定较低的电压范围附近浮动，然后第一片内低压差线性稳压器再将节点的固定较低的电压稳压至芯片1口以及外设所需的电压，同时，通过第一片内低压差线性稳压器的输出端与第二片内低压差线性稳压器的输入端之间连接的位于芯片外的电阻消耗掉二者之间的电压差，从而使本来由内部耗散的功率由外部电阻耗散，该电源系统无须额外的低压差线性稳压器或成本较高的功率电感，降低了整体产品的成本。
[0012]进一步的方案是，片外电阻阵列中包含至少一条支路。
[0013]更进一步的方案是，片外电阻阵列的每条支路中包含至少一个电阻。
[0014]更进一步的方案是，片外电阻阵列的每条支路分别连接至片内选通开关阵列中的一个开关。
[0015]由此可见，片外电阻阵列中的不同电阻支路的选取方式由芯片1和外设最大工作电流、逻辑最大工作电流、外部电源最大供电电压及其最小内阻、外部电源最小供电电压、片外电阻阵列与片内选通开关阵列之间连接的节点的预期电压以及所需的稳压分辨率来决定，并且通过选通片内选通开关阵列的不同开关来实现选取片外电阻阵列中的不同电阻支路。
[0016]更进一步的方案是，片内电压检测器包括比较器、反相器、电平转换器以及第一可调电阻、第二可调电阻，比较器输出端与反相器输入端电连接，反相器输出端与电平转换器输入端电连接，第一可调电阻与第二可调电阻之间串联连接，电平转换器的输出端与片内选通开关阵列的逻辑电路连接。
[0017]更进一步的方案是，比较器输出端通过一个NMOS管连接至第一可调电阻与第二可调电阻之间。
[0018]更进一步的方案是，第一可调电阻与电源端之间串联至少两个电阻。
[0019]由此可见，片内选通开关的逻辑电路通过片内电压检测器中的检测电平转换器的输出来动态调整片内选通开关中的开关。若片内选通开关阵列中从上到下的开关为SWla、3町15以及311(3，假设其控制信号为30、31、32，上电时30、31、32默认值为000，芯片默认低功耗模式，先调节到001，再逐步开启芯片各模块，如果电平转换器的逻辑LS输出为I，即高电平，则继续开启，如果电平转换器的逻辑LS输出为0，即低电平，则将控制片内选通开关的控制信号增加到010，再循环上述步骤，直至所需模块都已开启，此后再进入动态调节模式。
【附图说明】
[0020]图1是现有的普通USB供电方案电路结构原理图。
[0021 ]图2是现有的内部LDO供电方案电路结构原理图。
[0022]图3是现有的DC-DCBUCK降压变换电路供电方案电路结构原理图。
[0023]图4是现有的芯片外置LDO供电方案电路结构原理图。
[0024]图5是本实用新型USB线供电电源系统实施例的电路结构原理图。
[0025]图6是本实用新型USB线供电电源系统实施例的片内电压检测器电路结构原理图。
[0026]以下结合附图及实施例对本实用新型作进一步说明。
【具体实施方式】
[0027]参见图5，图5为本实用新型实施例的电路结构原理图。本实用新型的电源系统包括片外电阻阵列100、片内选通开关阵列200、片内电压检测器300、第一片内低压差线性稳压器400、第二片内低压差线性稳压器500、片内电阻R3以及片外电阻R2。其中，USB接口 I与片外电阻阵列100电连接，片外电阻阵列100包括电阻Rla、电阻Rlb、电阻Rlc以及电阻Rld,片内选通开关阵列200从上至下包括开关SWla、开关SWlb以及开关SWlc，电阻Rld连接至开关SWla的第一端，电阻Rla与电阻Rlc串联后并联在电阻Rld两端并且连接至开关SWlb的第一端，电阻Rlb并联在电阻Rlc上后连接至开关SWlc的第一端，片内电阻R3并联在开关SWlc两端之间。由图5可知，电阻Rla、电阻Rlb以及片内电阻R3之间是串联的关系。片内选通开关阵列200中的开关SWla、开关SWlb以及开关SWlc的第二端均分别连接至片内电压检测器300的输入端以及第一片内低压差线性稳压器400的输入端，其中，片内电压检测器300的输出端接片内选通开关阵列200的逻辑电路，第一片内低压差线性稳压器400的输出端通过片外电阻R2连接至第二片内低压差线性稳压器500的输入端，第一片内低压差线性稳压器400的输出端连接至外设600。
[0028]假设外部电源输入电压VUSB的范围为USB标准电压范围的4.75伏到5.25伏。USB线由于线材和长度的关系存在一定的变化范围，在此假定为O到3欧姆之间。第一片内低压差线性稳压器400的输出电压Vl为3.3伏，第二片内低压差线性稳压器500的输出电压V2为1.2伏，假设芯片1 口最大工作电流I33A为50毫安，外设600最大工作电流I33B为100毫安，则芯片1 口加上外设600的最大工作电流133为150毫安;假设逻辑最大工作电流112为100毫安。
[0029]在前面假设的前提下，使用3个芯片1口以及四个电阻，可以实现0.125伏的稳压分辨率，令电阻Rla、电阻Rlb、电阻Rlc以及电阻Rld的电阻值分别为1.55欧姆、5.45欧姆、4.45欧姆和5欧姆，片内电阻R3为100欧姆。从上到下的开关为开关SWla、开关SWla以及开关3￥1(3，假设多个开关3￥1&、3￥1&以及3胃1(3控制信号分别为30、31、32，则开关3￥1&、开关5￥113以及开关311(3的信号可以排列组合如下:000、001、010、011、100、101、110、111，由此可以计算得到多个电的等效电阻值分别为:100欧姆、7欧姆、6欧姆、5欧姆、4欧姆、2.92欧姆、2.73欧姆和2.22欧姆。
[0030]由片内电压检测器300监视片外电阻阵列100与片内选通开关阵列200之间连接的节点NI的电压，动态选通片内选通开关阵列200，从而选通片外电阻阵列100的不同电阻支路，实现节点NI在一个固定较低的电压，如3.5伏左右附近波动。利用稳压分辨率做判定的迟滞，假设稳压分辨率为0.1伏，若片内电压检测器300检测到节点NI的电压大于3.6伏，通过控制片内选通开关阵列200的逻辑电路，加大片外电阻阵列100的等效电阻，同理，若片内电压检测器300检测到节点NI的电压小于3.4伏时，通过控制片内选通开关阵列200的逻辑电路，降低片外电阻阵列100的等效电阻，从而减小或增大节点NI的电压。
[0031]第一片内低压差线性稳压器400再将3.5伏左右的电压稳压到芯片1 口及外设600所需的3.3伏电压，片外电阻阵列100的选取方式由芯片1口和外设600最大工作电流133、逻辑最大工作电流112、外部电源最大供电电压及其最小内阻、外部电源最小供电电压、片外电阻阵列100与片内选通开关阵列200之间连接的节点NI的预期电压以及所需的稳压分辨率来决定。
[0032]在外部电源输入电压VUSB最高、USB线阻抗最小的情况下，峰值电流时节点NI的输出电压为3.5伏。在外部电源输入电压VUSB最低、USB线阻抗最大的情况下，峰值电流时节点NI输出电压为3.445伏。
[0033]对于第一片内低压差线性稳压器400的输出电压Vl到第二片内低压差线性稳压器500的输出电压V2的电路，片外电阻R2用于消耗第一片内低压差线性稳压器400的输出电压Vl到第二片内低压差线性稳压器500的输出电压V2的压差的大部分，使该部分本来由内部耗散的功率将由外部电阻耗散。片外电阻R2的取值为(Vl-V2-Vod2)/I12，其中Vod2为预留给第二片内低压差线性稳压器500的整压余度。按照前述设定，且假设Vod2为0.2伏，则电阻R2的取值为19欧姆。
[0034]传统电源方案中，芯片3最大耗散功耗为5.25V X 0.25A-3.3V X 0.IA=0.9825W。其中此方案中，芯片3最大耗散功耗3.625V X 0.25V-3.3V X 0.1A-19 X 0.IA X 0.IA=0.906W-
0.33W-0.19W=0.386W。相比于传统电源方案，本实用新型的方案把芯片最大耗散功耗降低到原来值的39%。
[0035]同理，如果芯片电流功耗分布不同，相应的调整片外电阻阵列100中的电阻值。如果需要更细的稳压分辨率，则增加芯片1 口的个数从而构建更细的调节步进。
[0036]参见图6，图6为本实用新型实施例片内电压检测器电路结构原理图，片内电压检测器的电路中包括电阻R7、电阻R4、可调电阻R5、可调电阻R6、电容Cl、匪OS管Ml、比较器301、反相器302以及电平转换器303。其中电阻R7、电阻R4、第一可调电阻R5以及第二可调电阻R6之间依次串联连接，电阻R7的一端与电源连接，第二可调电阻R6的一端接地，比较器301的正极输入端接电压基准Vref，比较器301的输出端连接至反相器302的输入端，NMOS管Ml的栅极连接至比较器301的输出端与反相器302的输入端之间，匪OS管Ml的漏极接在第一可调电阻R5与第二可调电阻R6之间，NMOS管Ml的源极接地，反相器302的输出端接电平转换器303的输入端，电平转换器303的输出端连接片内选通开关阵列200的逻辑电路。
[0037]若片内选通开关阵列200中从上到下的开关为SWla、SWlb以及SWlc，假设其控制信号为30、31、32，上电时30、31、32默认值为000，芯片3默认低功耗模式，先将控制信号调节到使S0、S1、S2为001，再逐步开启芯片3各模块，如果电平转换器303的逻辑电路LS输出为I，即高电平，则继续开启，如果电平转换器303的逻辑电路LS输出为0，即低电平，则将控制选通开关的控制信号增加到010，再循环上述步骤，直至所需模块都已开启，此后再进入动态调节模式。
[0038]上述电路中，电容Cl的作用是提供滤波，防止第一片内低压差线性稳压器400输出端与片外电阻R2之间的连接节点N2上的纹波造成太频繁的开关切换动作。第一可调电阻R5的作用是配合NMOS管Ml提供良好可控的可调迟滞窗口。电阻R4的作用是提供可调的中点电压。电压基准Vref来自芯片内部的精准的Bandgap (带隙基准)电路。逻辑电路通过检测电平转换器303的输出来动态调整片内选通开关阵列200中的开关。上电时控制片内选通开关阵列200中开关的控制信号S0、S1、S2默认值为000，芯片3默认低功耗模式。先调节到001，再逐步开启芯片3各模块，如果LS输出为I则继续开启，如果LS输出为O则增加到010。再继续此步骤，直至所需模块都已开启，此后再进入动态调节模式。
[0039]当然，上述实施例仅是本实用新型的优选的方案，实际应用时还可以有更多的变化，例如，片外电阻阵列的不同电阻支路的设置;或者，其他可以实现片内电压检测器功能的电路或仪器;又或者，稳压分辨率的改变，这样的改变也能实现本实用新型的目的。
[0040]最后需要强调的是，本实用新型不限于上述实施方式，如片外电阻阵列、片内选通开关与片内电压检测器的内部构造的改变等变化也应该包括在本实用新型权利要求的保护范围内。
【主权项】
1.USB线供电电源系统，包括USB接口、片外电阻阵列以及芯片； 其特征在于: 所述芯片包括片内选通开关阵列、片内电压检测器以及第一片内低压差线性稳压器、第二片内低压差线性稳压器； 所述USB接口通过所述片外电阻阵列连接至所述片内选通开关阵列，所述片内选通开关阵列包括至少一个开关，所述开关连接至所述片内电压检测器的输入端，所述片内电压检测器的输出端连接至所述片内选通开关阵列的逻辑电路，所述片内选通开关阵列中的所述开关连接至所述第一片内低压差线性稳压器的输入端； 所述第一片内低压差线性稳压器的输出端与所述第二片内低压差线性稳压器的输入端之间连接有一个位于所述芯片外的电阻。2.根据权利要求1所述的USB线供电电源系统，其特征在于: 所述片外电阻阵列中包含至少一条支路。3.根据权利要求2所述的USB线供电电源系统，其特征在于: 所述片外电阻阵列的每条所述支路中包含至少一个电阻。4.根据权利要求2所述的USB线供电电源系统，其特征在于: 所述片外电阻阵列的每条所述支路分别连接至所述片内选通开关阵列中的一个所述开关。5.根据权利要求1至4任一项所述的USB线供电电源系统，其特征在于: 所述片内电压检测器包括比较器、反相器、电平转换器以及第一可调电阻、第二可调电阻，所述比较器的输出端与所述反相器的输入端电连接，所述反相器的输出端与所述电平转换器的输入端电连接，所述第一可调电阻与所述第二可调电阻之间串联连接，所述电平转换器的输出端与所述片内选通开关阵列的所述逻辑电路连接。6.根据权利要求5所述的USB线供电电源系统，其特征在于: 所述比较器输出端通过一个匪OS管连接至所述第一可调电阻与所述第二可调电阻之间。7.根据权利要求5所述的USB线供电电源系统，其特征在于: 所述第一可调电阻与电源端之间串联至少两个电阻。
【文档编号】G06F1/26GK205485900SQ201620029795
【公开日】2016年8月17日
【申请日】2016年1月12日
【发明人】熊正东
【申请人】建荣集成电路科技(珠海)有限公司