一种矩阵式键盘扫描定位电路的制作方法

文档序号:10802955阅读:189来源:国知局
一种矩阵式键盘扫描定位电路的制作方法
【专利摘要】一种矩阵式键盘扫描定位电路,由矩阵式键盘、缓冲寄存器、状态码寄存器、编码器组成。所述电路经由时钟脉冲扫描,将对单键操作、组合键操作、键盘维持状态操作的定位,转换成同一二进制长度的有效状态码和无效状态码,编码器输出与每一个有效状态码对应的有效键号或者是输出与所有无效状态码对应的无效键号;不同的单键操作、组合键操作、键盘维持状态操作仅体现在状态码的不同上;如果需要增减按键操作功能或者是调整按键操作功能,不需要修改键盘扫描电路结构,只需根据增减后的状态码与键号之间的对应关系更改编码器即可。所述实用新型电路不用编写和运行程序,工作可靠。
【专利说明】
-种矩阵式键盘扫描定位电路
技术领域
[0001] 本实用新型设及一种键盘的扫描电路,尤其是一种矩阵式键盘扫描定位电路。
【背景技术】
[0002] 随着嵌入式技术的不断发展,当前各类电子产品普遍采用微控制器作为控制核 屯、,键盘作为主要的输入设备,得到了广泛的应用。
[0003] 目前的键盘扫描主要由微控制器所控制,需要通过运行微控制器中的程序来进 行,遇到干扰,造成程序飞跑,扫描程序将不能正常工作。
[0004] 申请号为CN201010153560.2的发明专利"一种矩阵键盘的快速扫描定位方法"采 用键盘中断触发的方式进入键盘的扫描定位过程,采用多次重复键盘扫描步骤的方法判断 按键是否有效,并对所获得的键值进行状态判断;如果多次采样状态相同,则处于稳定状 态,键值有效;如果多次采样状态不同,键值无效。单键操作或组合键操作需要单独判断,如 是单键操作,则进入单键处理模式;如是组合键操作,则进入组合键处理模式。该专利所述 方法解决了由于键盘自身的机械特性造成的键盘抖动而引起错键、连续触键等错误问题, W及对组合键和重复按键的支持问题。但所述方法单键操作与组合键操作需要分别处理; 没有考虑键盘状态维持一段时间到后才执行有效操作的键盘操作功能;增减按键操作功能 或者是调整按键操作功能时,需要修改键盘扫描定位程序结构。

【发明内容】

[0005] 为了解决现有键盘扫描定位方法存在的上述技术问题,本实用新型提供了一种矩 阵式键盘扫描定位电路,由矩阵式键盘、缓冲寄存器、状态码寄存器、编码器组成。
[0006] 所述矩阵式键盘共有X行、Y列,设有N位键盘状态信号输出端;所述N位键盘状态信 号为电平信号;所述N=X+Y。
[0007] 所述缓冲寄存器为N位二进制寄存器;缓冲寄存器的N位数据输入端连接至N位键 盘状态信号输出端。
[000引所述状态码寄存器为2 X N位二进制寄存器;状态码寄存器的2 X N位数据输入端中 的N位连接至N位键盘状态信号输出端,另外N位连接至缓冲寄存器的N位数据输出端。
[0009] 所述编码器有2XN位编码输入端,所述2XN位编码输入端连接至状态码寄存器的 2 X N位数据输出端;所述编码器有Μ位键号输出端。
[0010] 所述缓冲寄存器的接收脉冲输入端和状态码寄存器的接收脉冲输入端均连接至 时钟脉冲。
[0011] 所述矩阵式键盘设有取样脉冲输入端。
[0012] 所述矩阵式键盘由X行-Υ列按键矩阵、低电平使能有效行Ξ态缓冲器、高电平使能 有效列Ξ态缓冲器、下降沿锁存有效行状态寄存器、上升沿锁存有效列状态寄存器组成;所 有按键矩阵的行线分别连接至行Ξ态缓冲器的输出端,所有按键矩阵的列线分别连接至列 Ξ态缓冲器的输出端;行Ξ态缓冲器和列Ξ态缓冲器的所有输入端连接至低电平;所有按 键矩阵的行线分别连接至行状态寄存器的输入端,所有按键矩阵的列线分别连接至列状态 寄存器的输入端;所述行状态寄存器的输出端与列状态寄存器的输出端共同组成键盘状态 信号输出端。
[001引所述低电平使能有效行立态缓冲器、高电平使能有效列立态缓冲器的使能控制输 入端连接至取样脉冲;所述下降沿锁存有效行状态寄存器、上升沿锁存有效列状态寄存器 的接收脉冲输入端连接至取样脉冲。
[0014] 所述缓冲寄存器和状态码寄存器在时钟脉冲的上升沿同时进行数据锁存,或者在 时钟脉冲的下降沿同时进行数据锁存;所述状态码寄存器2 X N位数据输出端输出2 X N位的 状态码;所述状态码由有效状态码和无效状态码组成;所述编码器输出的键号由有效键号 和无效键号组成;所述有效状态码由有效键盘操作或状态产生,编码器输入每一个有效状 态码时对应输出相应的有效键号;所述无效状态码由无效键盘操作或状态产生,编码器输 入所有无效状态码时都对应输出无效键号。
[0015] 所述编码器有Μ位键号输出端,Μ值的选择应满足/大于等于有效键号与无效键号 的数量之和。
[0016] 所述时钟脉冲的周期为20~100ms;所述取样脉冲的周期不大于所述时钟脉冲的 周期,其特例是所述取样脉冲为所述时钟脉冲。
[0017] 所述的一种矩阵式键盘扫描定位电路还包括振荡器;所述振荡器输出时钟脉冲和 取样脉冲。
[0018] 所述的一种矩阵式键盘扫描定位电路还包括键盘状态变化脉冲产生单元,用于判 断矩阵式键盘输出的键号是否发生改变,当矩阵式键盘输出的键号发生改变时,输出键盘 状态变化脉冲。
[0019]所述键盘状态变化脉冲产生单元由Μ位延迟缓冲器、Μ个异或口和或Π 组成;Μ位延 迟缓冲器用于对矩阵式键盘输出的Μ位键号分别进行信号延迟;Μ个异或口的输入分别为Μ 位延迟缓冲器的输入、输出信号;Μ个异或口的输出分别连接至或口的输入端;或口的输出 端输出键盘状态变化脉冲。
[0020] 所述的Ν位、2ΧΝ位、Μ位均指二进制位数据。
[0021] 本实用新型的有益效果是:将对单键操作、组合键操作、键盘维持状态操作的定 位,由时钟脉冲扫描转换成同一二进制长度的状态码,采用统一编码的方式进行处理,单键 操作、组合键操作、键盘维持状态操作仅体现在状态码的不同上;如果需要增减按键操作功 能或者是调整按键操作功能,不需要修改键盘扫描电路结构,只需根据增减后的状态码与 键号之间的对应关系更改编码器、即重新写入只读存储器的存储内容即可。所述实用新型 电路没有使用单片机、ARM等微控制器,不用运行程序,工作可靠。
【附图说明】
[0022] 图1是一种矩阵式键盘扫描定位电路原理框图;
[0023] 图2是本实用新型实施例的矩阵式键盘电路图;
[0024] 图3是本实用新型实施例的扫描定位电路图;
[0025] 图4是本实用新型实施例的键盘状态变化脉冲产生单元的电路图;
[0026] 图5是本实用新型实施例的键盘有效操作的相关波形示意图。
【具体实施方式】
[0027] W下结合附图对本实用新型作进一步说明。
[00%]图1是矩阵式键盘扫描定位电路原理框图,由矩阵式键盘400、缓冲寄存器100、状 态码寄存器200、编码器300、振荡器500组成。
[0029] 振荡器500为多谐振荡器,设有CP时钟脉冲输出端和CK取样脉冲输出端,CP时钟脉 冲的周期为20~100ms,CK取样脉冲的周期不大于CP时钟脉冲的周期。
[0030] 图2是本实用新型实施例的矩阵式键盘400的电路图,共有2行、2列,共4个按键,由 按键S1、按键S2、按键S3、按键S4和连接至电源+VCC的上拉电阻R1、上拉电阻R2、上拉电阻 R3、上拉电阻R4,W及行Ξ态缓冲器401、列Ξ态缓冲器402、行状态寄存器403、列状态寄存 器404组成。行Ξ态缓冲器401的2个输出端Υ1、Υ2分别连接至2根行线,列Ξ态缓冲器402的2 个输出端Υ3、Μ分别连接至2根列线;行Ξ态缓冲器401和列Ξ态缓冲器402的所有输入端XI ~Χ4连接至低电平。
[0031] 行状态寄存器403的2个输入端D4UD42分别连接至2根行线,列状态寄存器404的2 个输入端D43、D44分别连接至2根列线;行状态寄存器403的2个输出端Q41、Q42输出行状态 信号11、12,列状态寄存器404的2个输出端943、944输出列状态信号13、14;行状态寄存器 403的2个输出端与列状态寄存器404的2个输出端共同组成4位键盘状态信号输出端,输出 键盘状态信号II、12、13、14。
[0032] 实施例中,行Ξ态缓冲器401的使能输入EN1低电平有效,列Ξ态缓冲器402的使能 输入EN2高电平有效;EN巧此肥均连接至振荡器500的CK取样脉冲输出端。行状态寄存器403 与列状态寄存器404的接收脉冲输入端化K3XLK4均连接至振荡器500的CK取样脉冲输出 端,行状态寄存器403在CK取样脉冲的下降沿进行数据锁存,列状态寄存器404在CK取样脉 冲的上升沿进行数据锁存。
[0033] 当行Ξ态缓冲器401和列Ξ态缓冲器402使用同型号的Ξ态缓冲器,例如,同时使 用Ξ态缓冲器74肥241时,74肥241的使能输入为高电平有效,因此,在CK取样脉冲输出端与 行Ξ态缓冲器401的使能输入端EN1之间,需要增加一个非口。同样地,当行状态寄存器403 和列状态寄存器404使用同型号的数据寄存器,例如,行状态寄存器403和列状态寄存器404 均使用双D触发器74HC74组成数据寄存器时,74肥74的触发输入为上升沿有效,因此,在CK 取样脉冲输出端与行状态寄存器403的接收脉冲输入端CLK3之间,需要增加一个非口。
[0034] 图1中的缓冲寄存器100、状态码寄存器200、编码器300组成扫描定位电路,其实施 例电路图如图3所示。矩阵式键盘电路有4个按键,矩阵式键盘输出的键盘状态信号为4位二 进制码,因此,缓冲寄存器100要求寄存4位二进制数据,状态码寄存器200要求寄存8位二进 制数据。缓冲寄存器100的4个数据输入端连接至11、12、13、14;状态码寄存器200的8个数据 输入端中,4个数据输入端连接至11、12、13、14,另外4个数据输入端连接至缓冲寄存器100 的4个输出端;编码器300的8个输入端连接至状态码寄存器200的8个输出端。编码器300输 出经过扫描定位确定的4位二进制键号。
[0035] 图3中,触发器101组成缓冲寄存器100、触发器201组成状态码寄存器200。触发器 101由4个边沿触发器组成,4个边沿触发器的触发输入端为缓冲寄存器100的接收脉冲输入 端,均连接至振荡器500的CP时钟脉冲输出端;触发器201由8个边沿触发器组成,8个边沿触 发器的触发输入端为状态码寄存器200的接收脉冲输入端,均连接至振荡器500的CP时钟脉 冲输出端。触发器101、触发器201优选由边沿触发的D触发器组成,例如,由双D触发器 74HC74、4D触发器74HC175组成。图3实施例中,触发器101、触发器201均选择上升沿触发的 8D触发器74HC273,此时,要将图3中未画出的清零输入端连接至高电平,使74HC273的清零 功能处于无效状态,只具有触发功能;触发器101只需要4D触发器,任意使用所选8D触发器 74肥273中的4个D触发器即可。两个8D触发器74肥273的触发输入端化K1、化K2均连接至CP。
[0036] 图3中,只读存储器301组成编码器300。只读存储器301的地址输入端A7~A0为编 码器300的输入端,只读存储器301的数据输出端D3~DO为编码器300的编码输出端C3~C0。
[0037] 矩阵式键盘扫描定位电路的工作原理如下:
[0038] 图2中,矩阵式键盘的4个按键W2X 2的矩阵形式排列,所有的行线与列线都通过 上拉电阻接至电源+VCC。矩阵式键盘由CK取样脉冲控制,采用反转法获取键盘状态信号14、 13、12、11。例如,没有键按下的键盘状态信号是1111,51按下的键盘状态信号是1010,51、52 同时按下的键盘状态信号是0010。键盘状态信号的4位二进制码称为键值。
[0039] CK取样脉冲控制对矩阵式键盘进行采样读取键值的方法是:在CK取样脉冲的低电 平,通过行Ξ态缓冲器401控制所有行线输出低电平,列Ξ态缓冲器402输出高阻态开放列 线;在CK取样脉冲的上升沿由列状态寄存器404采样读取列线状态作为键值的高2位;在CK 取样脉冲的高电平,通过列Ξ态缓冲器402控制所有列线输出低电平,行Ξ态缓冲器401输 出高阻态开放行线;在CK取样脉冲的下降沿由行状态寄存器403采样读取行线状态作为键 值的低2位;上述过程周而复始,列状态寄存器404、行状态寄存器403输出的4位键值始终为 矩阵式键盘的最新状态。
[0040] 从CK取样脉冲控制对矩阵式键盘进行采样读取键值的方法可知,行Ξ态缓冲器 401在CK取样脉冲的低电平使能有效时,同时要求列状态寄存器404在CK取样脉冲的上升沿 进行数据锁存、列Ξ态缓冲器402在CK取样脉冲的高电平使能有效、行状态寄存器403在CK 取样脉冲的下降沿进行数据锁存。反过来,如果行Ξ态缓冲器401在CK取样脉冲的高电平使 能有效时,同时要求列状态寄存器404在CK取样脉冲的下降沿进行数据锁存、列Ξ态缓冲器 402在CK取样脉冲的低电平使能有效、行状态寄存器403在CK取样脉冲的上升沿进行数据锁 存。
[0041] 在上述CK取样脉冲控制采样读取键值的过程中,行状态寄存器403、列状态寄存器 404进行采样的时刻恰好是列Ξ态缓冲器402与行Ξ态缓冲器401进行状态反转的时刻,正 常工作下的行状态寄存器403或列状态寄存器404能够正确采样。如果要求有一定时序上的 裕量,则可W对连接至列Ξ态缓冲器402与行Ξ态缓冲器401的CK取样脉冲进行延迟,方法 是令CK取样脉冲经过RC延迟电路再连接至行Ξ态缓冲器401与列Ξ态缓冲器402的EN1、 EN2,延迟时间由RC延迟电路决定,确定RC延迟电路的延迟时间的原则是,延迟的CK取样脉 冲相位不超过90%或者是CK取样脉冲经过几个口电路的缓冲后再连接至行Ξ态缓冲器401 与列Ξ态缓冲器402的EN1、EN2,此时的延迟时间为所述几个口电路的总时延时间。
[0042] 缓冲寄存器100、状态码寄存器200在CP时钟脉冲控制下,在CP的每一个周期的有 效触发沿进行数据锁存。图3中,74HC273为上升沿触发有效,因此,CP时钟脉冲的有效触发 沿为上升沿。
[0043] 状态码寄存器200的8个数据输入端中的4个数据输入端D20~D23直接连接至矩阵 式键盘输出的状态信号11、12、13、14,另外4个数据输入端D24~D27连接至缓冲寄存器100 的数据输出端Q10~Q13,缓冲寄存器100的4个数据输入端D10~D13直接连接至矩阵式键盘 输出的状态信号11、12、13、14,因此,在〔?时钟脉冲的有效触发沿,状态码寄存器200的8个 数据输出端中,与直接连接至矩阵式键盘输出的状态信号11、12、13、14相对应的4个数据输 出端Q20~Q23锁存的数据为矩阵式键盘的当前状态,其4位数据称为现态键值;与连接至缓 冲寄存器100的数据输出端相对应的4个数据输出端Q24~Q27锁存的数据为矩阵式键盘的 前一状态,其4位数据称为前态键值。状态码寄存器200数据输出端输出的4位现态键值和4 位前态键值共同组成8位状态码。
[0044] 所述的8位状态码用于识别矩阵式键盘的当前状态和操作状态。例如,本实施例 中,无键按下的状态码是11111111 ;S1键单键按下操作的状态码是11111010;S1键单键按下 且维持的状态码是10101010 ;S1键单键释放操作的状态码是10101111 ;S2键单键按下操作 的状态码是mi〇ll〇;S4键单键按下操作的状态码是11110101 ;S化S1组合操作的S1按下操 作,表示先按下S2后,在S2维持按下的状态再按下S1的操作,该操作的状态码是01100010。
[0045] 编码器300用于将状态码转换为键号。实施例中,设有6个有效的键盘操作与状态, 包括:
[0046] 操作0:按键S1的单键按下操作,键号为0000;
[0047] 操作1:按键S2的单键按下操作,键号为0001;
[004引操作2:按键S3的单键按下操作,键号为0010;
[0049] 操作3:按键S3单键按下后的维持状态,键号为0011;
[0050] 操作4:按键S4单键按下后,再按下按键S2的组合键操作,键号为0100;
[0051] 操作5:按键S1的单键释放操作,键号为0101。
[0052] 根据上述规定得到的状态码和键号见编码表1:
[0化3] 表1编码表
[0化4]
[0055] ~~编码器300为组合逻辑电路,设计电路,满足表1的逻辑关系即可。
[0056] 实施例的编码器300优选由只读存储器301组成。只读存储器301有8位地址,共28个4位二进制存储单元。6个有效的键盘操作与状态有6个有效状态码,对应6个有效的键号; 将状态码作为只读存储器301的地址A7~A0,在与6个有效状态码相对应的存储单元中,将 相应的键号作为存储数据写入。6个有效的键盘操作与状态之外产生的状态码为无效状态 码,即表1中的其他操作或状态所产生的为无效状态码;在其他存储单元中,全部写入无效 键号,无效键号为6个有效键号之外的一个值,实施例中,无效键号为1111。
[0057] 只读存储器301-直工作在数据输出状态。当只读存储器301具有片选控制、数据 输出缓冲控制功能时,应使其片选控制、数据输出缓冲控制处于有效状态。
[0058] 实施例中的键号为4位二进制码。键号的二进制位数可W根据需要增加,或者减 少,此时,只需选择与此相匹配的只读存储器301即可。设键号的二进制位数为M,M值的选择 应满足2?大于等于有效键号与无效键号的数量之和。当矩阵式键盘有N位键盘状态信号输 出时,只读存储器301需要有2 X N位地址输入,Μ位数据输出。
[0059] 如果需要增减按键操作功能或者是调整按键操作功能,只需根据需要修改表1,将 修改后的内容重新写入只读存储器301的存储内容即可。
[0060] 实施例中,当矩阵式键盘S1单键按下时,编码器300在S1单键按下后的CP时钟脉冲 的有效触发沿开始,至下一个CP时钟脉冲的有效触发沿为止,编码输出端C3~C0输出键号 0000;当矩阵式键盘S2单键按下时,编码器300在S2单键按下后的CP时钟脉冲的有效触发沿 开始,至下一个CP时钟脉冲的有效触发沿为止,输出键号0001;当矩阵式键盘先按下S4后, 再按下S2,编码器300在S2组合键按下后的CP时钟脉冲的有效触发沿开始,至下一个CP时钟 脉冲的有效触发沿为止,输出键号0100;当矩阵式键盘S1单键释放时,编码器300在S1单键 释放后的CP时钟脉冲的有效触发沿开始,至下一个CP时钟脉冲的有效触发沿为止,输出键 号0101;因此可W看出,当识别的是矩阵式键盘的有效按键操作时,编码器300在该有效按 键操作后的CP时钟脉冲的有效触发沿开始,至下一个CP时钟脉冲的有效触发沿为止,输出 持续时间为一个CP时钟脉冲周期宽度的有效键号。
[0061] 实施例中,当矩阵式键盘S3单键按下时,编码器300在S3单键按下后的CP时钟脉冲 的有效触发沿开始,至下一个CP时钟脉冲的有效触发沿为止,输出键号0010;在接下来的CP 时钟脉冲的有效触发沿开始,至S3单键按下维持状态结束后的下一个CP时钟脉冲的有效触 发沿为止,编码器300输出键号0011;因此可W看出,当识别的是矩阵式键盘的维持状态时, 编码器300输出有效键号的持续时间与该维持状态的持续时间相适应。
[0062] 当键盘的状态或操作为表1中所述的6个有效的键盘操作与状态之外时,编码器 300输出无效键号1111。无论是输出有效键号,还是输出无效键号,编码器300改变输出内容 的时刻为CP时钟脉冲的有效触发沿;实施例中,编码器300改变输出内容的时刻为CP时钟脉 冲的上升沿。
[0063] CP时钟脉冲的周期为矩阵式键盘的扫描周期。键盘扫描周期在20msW上时,能够 有效地避开了键盘按键抖动的影响;键盘扫描周期在lOOmsW下时,不至于遗漏键盘操作; 因此,CP时钟脉冲的周期应该控制在20~100ms。
[0064] CK取样脉冲的周期要求不大于CP时钟脉冲的周期,运样,在CP时钟脉冲每个有效 触发沿获取状态码时,能够保证列状态寄存器404、行状态寄存器403输出的4位键值始终为 矩阵式键盘的最新状态。CK取样脉冲的特例是直接使用CP时钟脉冲作为CK取样脉冲。
[0065] 实施例中,CP时钟脉冲、CK取样脉冲均由振荡器500产生并输出。CP时钟脉冲和CK 取样脉冲也可W由矩阵式键盘扫描定位电路之外的电路或者装置提供。
[0066] 图4是本实用新型实施例的键盘状态变化脉冲产生单元的电路图。当识别的是矩 阵式键盘的有效按键操作时,编码器300在该有效按键操作后的CP时钟脉冲的有效触发沿 开始,至下一个CP时钟脉冲的有效触发沿为止,输出持续时间为一个CP时钟脉冲周期宽度 的有效键号。接收所述矩阵式键盘输出的装置,需要时刻查询矩阵式键盘的输出,获取键 号。查询的周期间隔必须小于CP时钟脉冲的周期。
[0067]图4所示电路用于判断矩阵式键盘输出的键号是否发生改变,当矩阵式键盘输出 的键号发生改变时,输出键盘状态变化脉冲,用于辅助矩阵式键盘的接收装置接收矩阵式 键盘输出的键号,例如,将键盘状态变化脉冲作为接收装置的中断请求信号。
[006引图4所示电路由延迟缓冲器601、异或口 602、异或口 603、异或口 604、异或口 605、或 口 606组成。延迟缓冲器601由只具有触发功能的4个边沿触发器组成,4个边沿触发器的触 发输入端为延迟缓冲器601的接收脉冲输入端,均连接至振荡器500的CP时钟脉冲输出端; 延迟缓冲器601在CP时钟脉冲的有效触发沿进行数据锁存。
[0069] 延迟缓冲器601用于对编码器300的编码输出端的4位数据C3~C0分别进行延迟处 理。延迟缓冲器601的4个数据输入端D63~D60连接至编码器300的编码输出端C3~C0,延迟 缓冲器601的4个数据输出端Q63~Q60相应输出的数据是C31~C01;C31~C01经过延迟缓冲 器601的一级缓冲后,其信号比C3~C0延迟一个CP时钟脉冲周期,图5所示为本实用新型实 施例的键盘有效操作的相关波形示意图。设在CP时钟脉冲的T1区间,矩阵式键盘存在一次 有效操作,实施例的有效操作包括:S1单键按下、S2单键按下、S3单键按下、S4+S2组合操作 的S2按下、S1单键释放。在一次有效操作的下一个有效触发沿,即图5中CP时钟脉冲T1区间 之后的上升沿,编码器300输出的编码C3~C0发生改变;在T2区间,编码器300输出一个周期 的有效编码C3~C0;在Τ3、Τ4及之后区间,编码器300输出的编码C3~C0再一次改变且进入 维持状态,该维持状态可能是例如S1单键按下后面的维持状态,输出无效键号,也可能是S3 单键按下后面的维持状态,输出有效键号,直到下一次有效操作。
[0070] 图5中的D6脉冲示意表示编码器300输出的编码C3~C0是处于维持状态,没有变 化,还是发生改变,实际电路中不存在所述的D6脉冲。如图5所示,D6脉冲为低电平,示意表 示编码器300输出的编码C3~C0是处于维持状态,没有变化;D6脉冲为高电平,示意表示编 码器300输出一个周期的有效编码C3~C0。图5中的Q6反映的是C31~C01的变化情况,显然, Q6比D6延迟一个CP时钟脉冲周期。同样,实际电路中不存在所述的Q6脉冲。
[0071 ]图5中,编码器300输出的编码C3~C0是处于维持状态,没有变化,还是发生改变, 实际是由4位延迟缓冲器601、异或口 602、异或口 603、异或口 604、异或口 605、或口 606所组 成的逻辑电路完成。4个异或口分别与编码器300编码输出端C3~C0中的1位相对应,输入分 别为4位延迟缓冲器601的输入、输出信号。例如,异或口602的两个输入信号分别为C0和 C01,C01比C0延迟一个CP时钟脉冲周期,因此,当C0发生变化时,异或口602输出1个CP时钟 脉冲周期宽度的正脉冲;当C0为一个CP时钟脉冲周期宽度变化信号时,异或口602输出2个 CP时钟脉冲周期宽度的正脉冲。异或口 603、异或口 604、异或口 605分别判断C1~C3是否发 生变化,原理与判断C0是否发生变化相同。异或口 602、异或口 603、异或口 604、异或口 605的 输出端分别连接至或口 606的输入端,或口 606用于综合判断C0~C3是否发生变化,只要C0 ~C3发生变化,或口 606即输出键盘状态变化脉冲F,该脉冲为正脉冲。
[0072] 实施例中,延迟缓冲器601选择上升沿触发的8D触发器74肥273。实施例中,编码器 300输出的是4位二进制键号,因此,延迟缓冲器601只需要4个D触发器。由于延迟缓冲器601 中的4个D触发器和触发器101中的4个D触发器的触发输入端均连接至振荡器500的CP时钟 脉冲输出端,因此,延迟缓冲器601与触发器101可共用一个8D触发器74肥273。
[0073] 延迟缓冲器601还可W采用其他方案,例如,采用RC电路,利用4个RC电路分别对C0 ~C3进行延迟;如果RC电路的延迟时间小于一个CP时钟脉冲周期,则编码器300输出一个周 期的有效编码C3~C0时,在输出有效编码C3~C0开始和输出有效编码C3~C0结束都产生一 个键盘状态变化脉冲,键盘状态变化脉冲的宽度等于RC电路延迟时间;如果RC电路的延迟 时间大于等于一个CP时钟脉冲周期,则编码器300输出一个周期的有效编码C3~C0时,在输 出有效编码C3~C0开始时产生一个键盘状态变化脉冲,脉冲宽度大于等于2个CP时钟脉冲 周期。要求RC电路的延迟时间不超过2个CP时钟脉冲周期,W免产生漏报。
[0074]所述的实用新型电路中,将对单键操作、组合键操作、键盘维持状态操作的定位, 由CP脉冲扫描转换成同一二进制长度的状态码,采用统一编码的方式进行处理,单键操作、 组合键操作、键盘维持状态操作仅体现在状态码的不同上;如果需要增减按键操作功能或 者是调整按键操作功能,不需要修改键盘扫描电路结构,只需根据增减后的状态码表更新 编码器300、即重新写入更新只读存储器301的存储内容即可。所述实用新型电路没有使用 单片机、ARM等微控制器,不用运行程序,工作可靠。
【主权项】
1. 一种矩阵式键盘扫描定位电路,其特征在于,由矩阵式键盘、缓冲寄存器、状态码寄 存器、编码器组成; 所述矩阵式键盘共有X行、Y列,设有N位键盘状态信号输出端输出电平信号;所述N=X+ Y;所述矩阵式键盘设有取样脉冲输入端; 所述缓冲寄存器为N位二进制寄存器;缓冲寄存器的N位数据输入端连接至N位键盘状 态信号输出端; 所述状态码寄存器为2 X N位二进制寄存器;状态码寄存器的2 X N位数据输入端中的N 位连接至N位键盘状态信号输出端,另外N位连接至缓冲寄存器的N位数据输出端; 所述编码器有2 X N位编码输入端,所述2 X N位编码输入端连接至状态码寄存器的2 X N 位数据输出端;所述编码器有M位键号输出端; 所述缓冲寄存器的接收脉冲输入端和状态码寄存器的接收脉冲输入端均连接至时钟 脉冲。2. 根据权利要求1所述的一种矩阵式键盘扫描定位电路,其特征在于:所述矩阵式键盘 由X行-Y列按键矩阵、低电平使能有效行三态缓冲器、高电平使能有效列三态缓冲器、下降 沿锁存有效行状态寄存器、上升沿锁存有效列状态寄存器组成;所有按键矩阵的行线分别 连接至行三态缓冲器的输出端,所有按键矩阵的列线分别连接至列三态缓冲器的输出端; 行三态缓冲器和列三态缓冲器的所有输入端连接至低电平;所有按键矩阵的行线分别连接 至行状态寄存器的输入端,所有按键矩阵的列线分别连接至列状态寄存器的输入端;所述 行状态寄存器的输出端与列状态寄存器的输出端共同组成键盘状态信号输出端。3. 根据权利要求2所述的一种矩阵式键盘扫描定位电路,其特征在于:所述低电平使能 有效行三态缓冲器、高电平使能有效列三态缓冲器的使能控制输入端连接至取样脉冲;所 述下降沿锁存有效行状态寄存器、上升沿锁存有效列状态寄存器的接收脉冲输入端连接至 取样脉冲。4. 根据权利要求1所述的一种矩阵式键盘扫描定位电路,其特征在于:还包括键盘状态 变化脉冲产生单元。5. 根据权利要求4所述的一种矩阵式键盘扫描定位电路,其特征在于:所述键盘状态变 化脉冲产生单元由M位延迟缓冲器、M个异或门和或门组成;M位延迟缓冲器用于对矩阵式键 盘输出的M位键号分别进行信号延迟;M个异或门的输入分别为M位延迟缓冲器的输入和输 出信号;M个异或门的输出分别连接至或门的输入端;或门的输出端输出键盘状态变化脉 冲。6. 根据权利要求1所述的一种矩阵式键盘扫描定位电路,其特征在于:还包括振荡器; 所述振荡器输出时钟脉冲和取样脉冲。
【文档编号】G06F3/02GK205485933SQ201620005881
【公开日】2016年8月17日
【申请日】2016年1月5日
【发明人】王兵, 凌云, 曾红兵, 陈刚, 文定都, 聂辉
【申请人】湖南工业大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1