基于人眼视觉系统的图像增强系统的制作方法
【专利摘要】本实用新型公开了基于人眼视觉系统的图像增强系统，包括图像增强电路及与图像增强电路相连接的视频显示电路，视频显示电路内设置有同步分离电路、PLL振荡器、内同步电路、晶振电路、位置处理电路、I2C总线电路、地址缓冲选择电路、字符显示处理电路、控制寄存器及显示控制/输出电路，图像增强电路通过总线分别连接同步分离电路、I2C总线电路、地址缓冲选择电路、字符显示处理电路及控制寄存器，为实现在进行基于人眼视觉系统的图像增强处理时，将经过增强处理后的图像进行动态显示，并且在显示的过程中能够加入多种需要显示的元素（字符、图标等）而构建的一种硬件结构，具有显示性能优良、无失真、图像显示清晰且反应灵敏等特性。
【专利说明】
基于人眼视觉系统的图像増强系统
技术领域
[0001]本实用新型涉及图像处理技术等领域，具体的说，是基于人眼视觉系统的图像增强系统。
【背景技术】
[0002]图像增强，增强图像中的有用信息，它可以是一个失真的过程，其目的是要改善图像的视觉效果，针对给定图像的应用场合，有目的地强调图像的整体或局部特性，将原来不清晰的图像变得清晰或强调某些感兴趣的特征，扩大图像中不同物体特征之间的差别，抑制不感兴趣的特征，使之改善图像质量、丰富信息量，加强图像判读和识别效果，满足某些特殊分析的需要。
[0003]图像增强可分成两大类:频率域法和空间域法。前者把图像看成一种二维信号，对其进行基于二维傅里叶变换的信号增强。采用低通滤波(即只让低频信号通过)法，可去掉图中的噪声;采用高通滤波法，则可增强边缘等高频信号，使模糊的图片变得清晰。后者空间域法中具有代表性的算法有局部求平均值法和中值滤波(取局部邻域中的中间像素值)法等，它们可用于去除或减弱噪声。
[0004]图像增强的方法是通过一定手段对原图像附加一些信息或变换数据，有选择地突出图像中感兴趣的特征或者抑制(掩盖)图像中某些不需要的特征，使图像与视觉响应特性相匹配。在图像增强过程中，不分析图像降质的原因，处理后的图像不一定逼近原始图像。图像增强技术根据增强处理过程所在的空间不同，可分为基于空域的算法和基于频域的算法两大类。基于空域的算法处理时直接对图像灰度级做运算，基于频域的算法是在图像的某种变换域内对图像的变换系数值进行某种修正，是一种间接增强的算法。
[0005]基于空域的算法分为点运算算法和邻域去噪算法。点运算算法即灰度级校正、灰度变换和直方图修正等，目的或使图像成像均匀，或扩大图像动态范围，扩展对比度。邻域增强算法分为图像平滑和锐化两种。平滑一般用于消除图像噪声，但是也容易引起边缘的模糊。常用算法有均值滤波、中值滤波。锐化的目的在于突出物体的边缘轮廓，便于目标识别。常用算法有梯度法、算子、高通滤波、掩模匹配法、统计差值法等。
[0006]人眼类似于一个光学系统，但它不是普通意义上的光学系统，还受到神经系统的调节。人眼观察图像时可以用以下几个方面的反应及特性:
[0007]1.从空间频率域来看，人眼是一个低通型线性系统，分辨景物的能力是有限的。由于瞳孔有一定的几何尺寸和一定的光学像差，视觉细胞有一定的大小，所以人眼的分辨率不可能是无穷的，HVS对太高的频率不敏感。
[0008]2.人眼对亮度的响应具有对数非线性性质，以达到其亮度的动态范围。由于人眼对亮度响应的这种非线性，在平均亮度大的区域，人眼对灰度误差不敏感。
[0009 ] 3.人眼对亮度信号的空间分辨率大于对色度信号的空间分辨率。
[0010]4.由于人眼受神经系统的调节，从空间频率的角度来说，人眼又具有带通性线性系统的特性。由信号分析的理论可知，人眼视觉系统对信号进行加权求和运算，相当于使信号通过一个带通滤波器，结果会使人眼产生一种边缘增强感觉一一侧抑制效应。
[0011]5.图像的边缘信息对视觉很重要，特别是边缘的位置信息。人眼容易感觉到边缘的位置变化，而对于边缘的灰度误差，人眼并不敏感。
[0012]6.人眼的视觉掩盖效应是一种局部效应，受背景照度、纹理复杂性和信号频率的影响。具有不同局部特性的区域，在保证不被人眼察觉的前提下，允许改变的信号强度不同。
[0013]人眼的视觉特性是一个多信道(Multichannel)模型。或者说，它具有多频信道分解特性(Mutifrequency channel decompositon )。例如，对人眼给定一个较长时间的光刺激后，其刺激灵敏度对同样的刺激就降低，但对其它不同频率段的刺激灵敏变却不受影响(此实验可以让人眼去观察不同空间频率的正弦光栅来证实)。视觉模型有多种，例如神经元模型，黑白模型以及彩色视觉模型等等，分别反应了人眼视觉的不同特性。Campbell和Robosn由此假设人眼的视网膜上存在许多独立的线性带通滤波器，使图像分解成不同频率段，而且不同频率段的带宽很窄。视觉生理学的进一步研究还发现，这些滤波器的频带宽度是倍频递增的，换句话说，视网膜中的图像分解成某些频率段，它们在对数尺度上是等宽度的。视觉生理学的这些特征，也被我们对事物的观察所证实。一幅分辨率低的风景照，我们可能只能分辨出它的大体轮廓;提高分辨率的结果，使我们有可能分辨出它所包含的房屋、树木、湖泊等内容;进一步提高分辨率，使我们能分辨出树叶的形状。不同分辨率能够刻画出图像细节的不同结构。
【实用新型内容】
[0014]本实用新型的目的在于设计出基于人眼视觉系统的图像增强系统，为实现在进行基于人眼视觉系统的图像增强处理时，将经过增强处理后的图像进行动态显示，并且在显示的过程中能够加入多种需要显示的元素(字符、图标等)而构建的一种硬件结构，具有显示性能优良、无失真、图像显示清晰且反应灵敏等特性。
[0015]本实用新型通过下述技术方案实现:基于人眼视觉系统的图像增强系统，包括图像增强电路及与图像增强电路相连接的视频显示电路，所述视频显示电路内设置有同步分离电路、PLL振荡器、内同步电路、晶振电路、位置处理电路、12C总线电路、地址缓冲选择电路、字符显示处理电路、控制寄存器及显示控制/输出电路，所述图像增强电路通过总线分别连接同步分离电路、I2C总线电路、地址缓冲选择电路、字符显示处理电路及控制寄存器，所述同步分离电路分别与PLL振荡器和内同步电路相连接，所述内同步电路连接位置处理电路，所述位置处理电路连接地址缓冲选择电路，所述晶振电路分别与内同步电路与12C总线电路，所述字符显示处理电路和控制寄存器皆与显示控制/输出电路相连接;所述图像增强电路采用基于人眼视觉特性而设计的图像增强电路。
[0016]进一步的为更好地实现本实用新型，特别采用下述设置结构:所述字符显示处理电路内设置有字符处理电路、字符显示ROM和字符显示RAM，所述图像增强电路通过总线连接字符显示RAM和字符处理电路，所述字符显示RAM连接字符显示R0M，所述字符显示ROM与字符显示RAM皆与显示控制/输出电路相连接，所述地址缓冲选择电路连接字符显示ROM。
[0017]进一步的为更好地实现本实用新型，特别采用下述设置结构:所述I2C总线电路内设置有I2C总线接口及内/外数据切换电路，所述图像增强电路通过总线连接内/外数据切换电路，所述内/外数据切换电路连接I2C总线接口，所述I2C总线接口连接晶振电路。
[0018]进一步的为更好地实现本实用新型，特别采用下述设置结构:在所述视频显示电路内还设置有通过总线与图像增强电路相连接的指令译码器和写地址计数器。
[0019]进一步的为更好地实现本实用新型，特别采用下述设置结构:在所述视频显示电路内还设置有通过总线与图像增强电路相连接的I/O接口缓冲器。
[0020]进一步的为更好地实现本实用新型，特别采用下述设置结构:所述图像增强电路通过同一组总线与同步分离电路、指令译码器、内/外数据切换电路、字符处理电路、写地址计数器、地址缓冲选择电路、字符显示RAM、控制寄存器及I/O接口缓冲器相连接。
[0021]进一步的为更好地实现本实用新型，特别采用下述设置结构:所述图像增强系统内还设置有CCD、存储器电路、DSP处理器、外围设备及以太网控制电路，所述图像增强电路分别与(XD、存储器电路、DSP处理器、外围设备及以太网控制电路相连接。
[0022]进一步的为更好地实现本实用新型，特别采用下述设置结构:所述存储器电路内设置有与图像增强电路相连接的FLASH、SDRAM和SRAM。
[0023]进一步的为更好地实现本实用新型，特别采用下述设置结构:所述图像增强电路的处理芯片采用CPLD。
[0024]本实用新型与现有技术相比，具有以下优点及有益效果:
[0025](I)本实用新型为实现在进行基于人眼视觉系统的图像增强处理时，将经过增强处理后的图像进行动态显示，并且在显示的过程中能够加入多种需要显示的元素(字符、图标等)而构建的一种硬件结构，具有显示性能优良、无失真、图像显示清晰且反应灵敏等特性。
[0026](2)本实用新型在进行字符处理时，采用多级缓存的处理技术，能够进一步的提高字符处理及显示的性能，能有效避免卡顿的情况发生。
[0027](3)本实用新型通过总线技术进行各部件之间的数据信号、控制信号及时钟信号的通信，能够避免出现通信失误的情况发生，为整个系统的正常运行保驾护航。
[0028](4)本实用新型采用多种存储器协同进行数据存储及交互的处理，能够有效的提高整个系统的处理性能，并且可以根据实际需要多既定需要备份的数据进行备份并可拷贝与别的设备上进行再现，为后期溯源提供数据支撑，并且还能够避免因突发情况而丢失数据的情况发生。
[0029](5)本实用新型利用CPLD构建图像增强电路可以有效的提高图像增强处理性能，并且基于人眼视觉系统而设计的图像增强电路，可以更加真实的对图像信息进行还原，使得还原的图像更加真实。
【附图说明】
[0030]图1为本实用新型的结构图。
【具体实施方式】
[0031]下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。并且在本申请文件中，只涉及硬件的架构，不涉及到软件的更改及保护，在使用时虽然会应用到软件(比如硬件语言等)，但对所用的软件亦为领域内的技术人员所知晓的软件程序、硬件语言，即不存在软件方面的保护和更改，仅仅是一种硬件结构的保护。
[0032]实施例1:
[0033]本实用新型提出了基于人眼视觉系统的图像增强系统，为实现在进行基于人眼视觉系统的图像增强处理时，将经过增强处理后的图像进行动态显示，并且在显示的过程中能够加入多种需要显示的元素(字符、图标等)而构建的一种硬件结构，具有显示性能优良、无失真、图像显示清晰且反应灵敏等特性，如图1所示，包括图像增强电路及与图像增强电路相连接的视频显示电路，所述视频显示电路内设置有同步分离电路、PLL振荡器、内同步电路、晶振电路、位置处理电路、12C总线电路、地址缓冲选择电路、字符显示处理电路、控制寄存器及显示控制/输出电路，所述图像增强电路通过总线分别连接同步分离电路、I2C总线电路、地址缓冲选择电路、字符显示处理电路及控制寄存器，所述同步分离电路分别与PLL振荡器和内同步电路相连接，所述内同步电路连接位置处理电路，所述位置处理电路连接地址缓冲选择电路，所述晶振电路分别与内同步电路与I2C总线电路，所述字符显示处理电路和控制寄存器皆与显示控制/输出电路相连接;所述图像增强电路采用基于人眼视觉特性而设计的图像增强电路。
[0034]在设计使用时，通过总线将同步分离电路、I2C总线电路、地址缓冲选择电路、字符显示处理电路及控制寄存器与图像增强电路相连接；图像增强电路利用总线分别与同步分离电路、I2C总线电路、地址缓冲选择电路、字符显示处理电路及控制寄存器进行通信;PLL(Phase Locked Loop):为锁相回路或锁相环，PLL振荡器为基于锁相环的振荡器，分别为同步分离电路和内同步电路提供所需的时钟频率;经过图像增强电路处理后的图像信号在视频显示电路内经过相应处理后，加入所需的元素(字符、图标等)后通过示控制/输出电路进行控制和输出，而后利用接在示控制/输出电路上的液晶显示屏进行显示，得到带有字符或图标等信息的显示图像，且该图像基于人眼视觉特性处理，能够与人眼直接看到的原始图像相媲美。
[0035]实施例2:
[0036]本实施例是在上述实施例的基础上进一步优化，进一步的为更好地实现本实用新型，如图1所示，特别采用下述设置结构:所述字符显示处理电路内设置有字符处理电路、字符显示ROM和字符显示RAM，所述图像增强电路通过总线连接字符显示RAM和字符处理电路，所述字符显示RAM连接字符显示R0M，所述字符显示ROM与字符显示RAM皆与显示控制/输出电路相连接，所述地址缓冲选择电路连接字符显示R0M，在进行实时图像再现和字符、图标信息等显示时，采用两级缓存技术进行处理后通过显示控制/输出电路接入与之相连的液晶显不屏内进彳丁显不，可以有效的提尚图像、字符、图标等?目息的处理性能和显不性能，能有效避免卡顿的情况发生;所述字符处理电路能够生产所需要的字符以便进行显示。
[0037]实施例3:
[0038]本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，如图1所示，特别采用下述设置结构:所述I2C总线电路内设置有I2C总线接口及内/外数据切换电路，所述图像增强电路通过总线连接内/外数据切换电路，所述内/外数据切换电路连接I2C总线接口，所述I2C总线接口连接晶振电路，采用I2C总线技术，可以有效通过整个图像数据的传输性能，I2C总线(I2C bus，Inter-1C bus)是一个双向的两线连续总线，提供集成电路(ICs)之间的通信线路。I2C总线是一种串行扩展技术，最早由Philips公司推出，广泛应用于电视，录像机和音频设备。I2C总线的意思是“完成集成电路或功能单元之间信息交换的规范或协议”。Philips公司推出的I2C总线采用一条数据线(SDA)，加一条时钟线(SCL)来完成数据的传输及外围器件的扩展;对各个节点的寻址是软寻址方式，节省了片选线，标准的寻址字节SLAM为7位，可以寻址127个单元。
[0039]I2C总线有三种数据传输速度:标准，快速模式和高速模式。标准的是100Kbps，快速模式为400Kbps，高速模式支持快至3.4Mbps的速度。所有的与次之传输速度的模式都是兼容的。12C总线支持7位和1位地址空间设备和在不同电压下运行的设备。
[0040]实施例4:
[0041 ]本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，如图1所示，特别采用下述设置结构:在所述视频显示电路内还设置有通过总线与图像增强电路相连接的指令译码器和写地址计数器，所述指令译码器用于对下达的指令进行译码操作，写地址计数器，用于进行写地址的计数操作。
[0042]实施例5:
[0043]本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，如图1所示，特别采用下述设置结构:在所述视频显示电路内还设置有通过总线与图像增强电路相连接的I/O接口缓冲器，所述I/O接口缓冲器用于对输送/输出图像增强电路内的数据进行缓冲。
[0044]实施例6:
[0045]本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，如图1所示，特别采用下述设置结构:所述图像增强电路通过同一组总线与同步分离电路、指令译码器、内/外数据切换电路、字符处理电路、写地址计数器、地址缓冲选择电路、字符显示RAM、控制寄存器及I/O接口缓冲器相连接。
[0046]实施例7:
[0047]本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，如图1所示，特别采用下述设置结构:所述图像增强系统内还设置有CCD、存储器电路、DSP处理器、外围设备及以太网控制电路，所述图像增强电路分别与CCD、存储器电路、DSP处理器、外围设备及以太网控制电路相连接;所述DSP处理器用于实现任务调度、内存管理等功能；所述存储器电路用于实现数据存储、备份等操作；CCD，英文全称:Charge-coupled Device，中文全称:电荷親合元件，也称为CXD图像传感器，用于进行实时图像的采集;所述以太网控制电路用于进行以太网的接入。
[0048]优选的DSP处理器采用TI C5000DSP基于TMS320C55x DSP系列CPU处理器内核。C55x DSP架构通过增加的并行性和重视节能来实现高性能和低功耗。CPU支持一个内部总线结构，此结构包含一条程序总线，一条32位读取总线和两条16位数据读取总线，两条数据写入总线和专门用于外设和DMA操作的附加总线。这些总线可实现在一个单周期内执行高达四次16位数据读取和两次16位数据写入的功能。此器件还包含四个DMA控制器，每个控制器具有4条通道，从而在无需CPU干预的情况下提供16条独立通道环境的数据移动。每个DMA控制器在每周期可执行一个32位数据传输，此数据传输与CPU的运行并行并且不受CPU运行的影响。
[0049]C55x CPU提供两个乘积累积(MAC)单元，每个单元在一个单周期内能够进行17位乘以17位乘法以及32位加法。一个中央40位算术和逻辑单元(ALU)由一个附加16位ALU提供支持。ALU的使用受指令集控制，从而提供优化并行运行和功耗的能力。C55x CPU内的地址单元(AU)和数据单元(DU)对这些资源进行管理。
[0050]C55x CPU支持一个可变字节宽度指令集以改进代码密度。指令单元(IU)执行从内部或外部存储器中的32位程序取指令并且进行针对程序单元(PU)的指令排队。PU对指令进行解码，将任务指向地址单元和数据单元资源，并管理受到完全保护的管线。跳转预测功能避免了条件指令执行时的管线冲刷。
[0051 ] 优选采用具体型号为TMS320C5535的数字信号处理器，TMS320C5535上的通用输入和输出功能与1位SAR ADC—起为状态、中断以及用于键盘和媒体接口的位I /0提供足够的引脚。通过以下器件为串行媒体提供支持:两个安全数字(SD)外设、四个内部IC声音(I2S总线)模块、一个具有多达四芯片选择的串行端口接口( SPI)、一个12C主控和受控接口和一个通用异步收发器(UART)接口。
[0052]其它外设包括:一条仅支持器件模式的高速通用串行总线(USB2.0)(TMS320C5532上不提供)、一个实时时钟(RTC)、三个通用定时器(其中一个可配置为看门狗定时器)和一个模拟锁相环(APLL)时钟发生器。
[0053]此外，TMS320C5535还包括紧密耦合FFT硬件加速器。紧密耦合FFT硬件加速器支持8至1024点(2的幂)实值和复值FFT。
[0054]器件中还包括以下三个集成LDO，用于为器件的各个部分供电。
[0055]ANA_LD0(所有器件)为DSP PLL (VDDA_PLL)、SAR和电源管理电路(VDDA_ANA)提供1.3V电压。
[0056]DSP_LD0(TMS320C5535 和 C5534)为DSP内核(CVDD)(—旦检测到工作频率范围，便可由软件实时进行选择)提供1.3V或1.05V电压。在最低功耗运行状态下，编程人员可以关断内部DSP_LD0，切断DSP内核(CVDD)电源，由外部电源为RTC (CVDDRTC和DVDDRTC)供电。可通过RTC报警中断或WAKEUP引脚重新使能内部DSP_LD0，然后重新对DSP内核加电。DSP_LD0复位后，可针对引导加载程序提供1.3V工作电压。对于50MHz器件，复位DSP_LD0后必须将其设定为1.05V，使其与内核电压CVDD匹配，从而确保正常运行USB_LD0(TMS320C5535、C5534 和 C5533)为USB内核数字电路(USB_VDD1P3)和物理层电路(USB_VDDA1P3)提供1.3 V电压。
[0057]这些器件由业界备受赞誉的eXpressDSP Code Composer Stud1集成开发环境(IDE),DSP/B1S (TI)的算法标准和业界最大的第三方网络提供支持。Code ComposerStud1 IDE提供的代码生成工具包括一个C语言编译器和连接器、RTDXXDS 100、XDS510XDS560仿真器件驱动程序和评估模块。这些器件也受C55x DSP库以及芯片支持库的支持，此库特有50多个基础软件内核(FIR滤波器、IIR滤波器、FFT和多种数学函数)。
[0058]实施例8:
[0059]本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，如图1所示，特别采用下述设置结构:所述存储器电路内设置有与图像增强电路相连接的 FLASH、SDRAM 和 SRAM。
[0060]FLASH，是存储芯片的一种，通过特定的程序可以修改里面的数据。FLASH在电子以及半导体领域内往往表示Flash Memory的意思，即平时所说的“闪存”，全名叫FlashEEPROM Memory。它结合了 ROM和RAM的长处，不仅具备电子可擦除可编程(EEPROM)的性能，还可以快速读取数据(NVRAM的优势)，使数据不会因为断电而丢失。
[0061 ] 目前FLASH主要有两种NORFlash和NANDFlash JORFlash的读取和我们常见的SDRAM的读取是一样，用户可以直接运行装载在N0RFLASH里面的代码，这样可以减少SRAM的容量从而节约了成本。NANDFlash没有采取内存的随机读取技术，它的读取是以一次读取一块的形式来进行的，通常是一次读取512个字节，采用这种技术的FLASH比较廉价。
[0062]SDRAM(Synchronous Dynamic Random Access Memory的简称)，同步动态随机存储器，同步是指Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。
[0063]SRAMCStatic Random Access Memory)，即静态随机存取存储器。它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。
[0064]实施例9:
[0065]本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，如图1所示，特别采用下述设置结构:所述图像增强电路的处理芯片采用CPLD。
[0066]CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆(“在系统”编程)将代码传送到目标芯片中，实现设计的数字系统。在本申请中，不存在软件的更改或保护，只是一种通过CPLD来实现图像增强电路的硬件搭建。
[0067]以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。
【主权项】
1.基于人眼视觉系统的图像增强系统，其特征在于:包括图像增强电路及与图像增强电路相连接的视频显示电路，所述视频显示电路内设置有同步分离电路、PLL振荡器、内同步电路、晶振电路、位置处理电路、12C总线电路、地址缓冲选择电路、字符显示处理电路、控制寄存器及显示控制/输出电路，所述图像增强电路通过总线分别连接同步分离电路、I2C总线电路、地址缓冲选择电路、字符显示处理电路及控制寄存器，所述同步分离电路分别与PLL振荡器和内同步电路相连接，所述内同步电路连接位置处理电路，所述位置处理电路连接地址缓冲选择电路，所述晶振电路分别与内同步电路与I2C总线电路，所述字符显示处理电路和控制寄存器皆与显示控制/输出电路相连接。2.根据权利要求1所述的基于人眼视觉系统的图像增强系统，其特征在于:所述字符显示处理电路内设置有字符处理电路、字符显示ROM和字符显示RAM，所述图像增强电路通过总线连接字符显示RAM和字符处理电路，所述字符显示RAM连接字符显示R0M，所述字符显示ROM与字符显示RAM皆与显示控制/输出电路相连接，所述地址缓冲选择电路连接字符显示ROM。3.根据权利要求2所述的基于人眼视觉系统的图像增强系统，其特征在于:所述I2C总线电路内设置有I2C总线接口及内/外数据切换电路，所述图像增强电路通过总线连接内/外数据切换电路，所述内/外数据切换电路连接I2C总线接口，所述I2C总线接口连接晶振电路。4.根据权利要求3所述的基于人眼视觉系统的图像增强系统，其特征在于:在所述视频显示电路内还设置有通过总线与图像增强电路相连接的指令译码器和写地址计数器。5.根据权利要求4所述的基于人眼视觉系统的图像增强系统，其特征在于:在所述视频显示电路内还设置有通过总线与图像增强电路相连接的I/O接口缓冲器。6.根据权利要求5所述的基于人眼视觉系统的图像增强系统，其特征在于:所述图像增强电路通过同一组总线与同步分离电路、指令译码器、内/外数据切换电路、字符处理电路、写地址计数器、地址缓冲选择电路、字符显示RAM、控制寄存器及I/O接口缓冲器相连接。7.根据权利要求1-6任一项所述的基于人眼视觉系统的图像增强系统，其特征在于:所述图像增强系统内还设置有CCD、存储器电路、DSP处理器、外围设备及以太网控制电路，所述图像增强电路分别与CCD、存储器电路、DSP处理器、外围设备及以太网控制电路相连接。8.根据权利要求7所述的基于人眼视觉系统的图像增强系统，其特征在于:所述存储器电路内设置有与图像增强电路相连接的FLASH、SDRAM和SRAM。9.根据权利要求7所述的基于人眼视觉系统的图像增强系统，其特征在于:所述图像增强电路的处理芯片采用CPLD。10.根据权利要求1或2或3或5或6或8所述的基于人眼视觉系统的图像增强系统，其特征在于:所述图像增强电路的处理芯片采用CPLD。
【文档编号】G06T5/00GK205507897SQ201620228654
【公开日】2016年8月24日
【申请日】2016年3月23日
【发明人】黄果
【申请人】乐山师范学院