一种低功耗实时时钟的制作方法
【专利摘要】本实用新型公开了一种低功耗实时时钟，包括：时钟发生电路、脉冲同步电路、门控电路和计时器；用于产生预设频率的第一脉冲信号的时钟发生电路通过脉冲同步电路与门控电路的输入端相连；门控电路的输出端与计时器的输入端相连；脉冲同步电路用于对第一脉冲信号和主时钟脉冲进行同步处理，产生第二脉冲信号，并将第二脉冲信号发送至门控电路；门控电路用于将第二脉冲信号转换为第三脉冲信号，并将第三脉冲信号发送至计时器；计时器在第三信号的上升沿或下降沿执行计数加一处理，输出当前计数值。该时钟电路仅需要配置一套寄存器，需要占用的芯片面积小，具备低功耗特性，且生产成本低。
【专利说明】
一种低功耗实时时钟
技术领域
[0001 ]本实用新型涉及实时时钟技术领域，特别涉及一种低功耗实时时钟。
【背景技术】
[0002]实时时钟(Real Time Clock,RTC)芯片，能够为电路系统提供精确的时间基准，是应用最广泛的芯片之一。主控芯片(Micro Control Unit，MCU)是目前应用最为广泛的SOC(System on Chip)芯片之一。对于主控芯片而言，实时时钟的基本功能包括万年历和闹钟。随着设计复杂度和制造集成度的不断提升，主控芯片对实时时钟的功耗和面积的要求也越来越严格。
[0003]目前广泛应用的实时时钟结构框架如图1所示。32768Hz晶体振荡器作为时钟源，使计数器产生周期为Is的脉冲信号。计数器驱动计时器进行时间(年月日时分秒)的累加，并把计时结果同步给主时钟域(pc Ik时钟域)，从而实现万年历的功能。在32768时钟域和pclk时钟域各配置一组寄存器用来储存闹钟时间，这样在pclk时钟域设置的闹钟时间就可以同步给32768时钟域寄存器，当32768时钟域的闹钟寄存器与计时器时间匹配时，产生闹钟中断信号，从而实现闹钟功能。
[0004]现在广泛应用的实时时钟设计方案中，在32768时钟域和总线pclk时钟域中，各需要配置一套寄存器，进行两个时钟域的数据交互。由于设计所需要寄存器的数量多，传统实时时钟设计需要占用的芯片面积大，电路的功耗难以有效降低。
[0005]公开于该【背景技术】部分的信息仅仅旨在增加对本实用新型的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
【实用新型内容】
[0006]本实用新型的目的在于提供一种低功耗实时时钟，从而克服传统实时时钟功耗较大的缺陷。
[0007]为实现上述目的，本实用新型提供了一种低功耗实时时钟，包括:时钟发生电路、脉冲同步电路、门控电路和计时器；
[0008]用于产生预设频率的第一脉冲信号的时钟发生电路通过脉冲同步电路与门控电路的输入端相连；门控电路的输出端与计时器的输入端相连；
[0009]脉冲同步电路用于对第一脉冲信号和主时钟脉冲进行同步处理，产生第二脉冲信号，并将第二脉冲信号发送至门控电路；
[0010]门控电路用于将第二脉冲信号转换为第三脉冲信号，并将第三脉冲信号发送至计时器；
[0011]计时器在第三脉冲信号的上升沿或下降沿执行计数加一处理，输出当前计数值。
[0012]在上述技术方案中，时钟发生电路包括:晶振电路和分频器;晶振电路与分频器相连；
[0013]晶振电路用于产生初始时钟信号，分频器用于对初始时钟信号进行分频处理，输出第一脉冲信号。
[0014]在上述技术方案中，晶振电路为32768Hz晶体振荡器。
[0015]在上述技术方案中，还包括配置寄存器;配置寄存器与计时器相连；
[0016]配置寄存器用于存储计时器的初始配置值。
[0017]在上述技术方案中，还包括闹钟寄存器;闹钟寄存器与计时器相连；
[0018]闹钟寄存器用于存储闹钟的时间信息。
[0019]在上述技术方案中，第二脉冲信号的占空比大于第三脉冲信号的占空比。
[0020]在上述技术方案中，第一脉冲信号的频率为预设频率、占空比为50%;
[0021]第二脉冲信号的频率为预设频率、占空比为1/P;
[0022]第三脉冲信号的频率为预设频率、占空比为1/2P;其中，P为主时钟脉冲频率的数值。
[0023]在上述技术方案中，该预设频率为1Hz。
[0024]本实用新型实施例提供的一种低功耗实时时钟，计时器和闹钟寄存器在同一个时钟域，就可以实现万年历和闹钟功能；时钟发生电路产生的第一脉冲信号直接发送至位于主时钟域的脉冲同步电路，不需要在时钟发生电路所在的时钟域内进行计时器计数，从而时钟发生电路所在的时钟域不需要配置寄存器，从而需要占用的芯片面积小、且可以降低电路功耗。该实时时钟通过门控电路产生第三脉冲信号，计时器只需要在上升沿或下降沿进行计时，计时器动作大大减少，动态功耗也随之大幅降低。同时，以占空比很小的第三脉冲信号进行计数，可以提高计数的准确度。该时钟电路仅需要在pclk时钟域配置一套寄存器，需要占用的芯片面积小，因此，该设计在具备低功耗特性的同时，还具有低成本的优势。
【附图说明】
[0025]图1是现有技术中实时时钟的结构图；
[0026]图2是本实用新型实施例中低功耗实时时钟的第一结构图；
[0027]图3是本实用新型实施例中低功耗实时时钟的第二结构图。
【具体实施方式】
[0028]下面结合附图，对本实用新型的【具体实施方式】进行详细描述，但应当理解本实用新型的保护范围并不受【具体实施方式】的限制。
[0029]除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
[0030]如图2至图3所示，本实用新型实施例提供一种低功耗实时时钟，包括:时钟发生电路1、脉冲同步电路20、门控电路30和计时器40。
[0031]具体参见图2所示，该时钟发生电路10用于产生预设频率的第一脉冲信号，且时钟发生电路10通过脉冲同步电路20与门控电路30的输入端相连；门控电路30的输出端与计时器40的输入端相连。时钟发生电路10产生的第一脉冲信号直接发送至位于pclk时钟域(SP主时钟域)的脉冲同步电路20，不需要在时钟发生电路10所在的时钟域(如32768时钟域)内进行计时器计数，从而时钟发生电路10所在的时钟域不需要配置寄存器。
[0032]脉冲同步电路20用于对第一脉冲信号和主时钟脉冲进行同步处理，产生第二脉冲信号，并将第二脉冲信号发送至门控电路30。第二脉冲信号的频率与第一脉冲信号的频率相同，且第二脉冲信号的占空比小于第一脉冲信号的占空比，即第二脉冲信号的脉冲宽度比较小。
[0033]同时，门控电路30用于将第二脉冲信号转换为第三脉冲信号，并将第三脉冲信号发送至计时器40。第二脉冲信号的占空比大于第三脉冲信号的占空比，即第三脉冲信号的脉冲宽度更小。
[0034]计时器40在第三脉冲信号的上升沿或下降沿执行计数加一处理，输出当前计数值。输出的当前计数值即为当前时间的数值。该实时时钟通过门控电路产生第三脉冲信号，计时器只需要在上升沿或下降沿进行计时，计时器动作大大减少，动态功耗也随之大幅降低。同时，由于以占空比较大的脉冲信号进行计数时，容易因为脉冲信号的毛刺产生计数错误的问题，故以占空比很小的第三脉冲信号进行计数，可以提高计数的准确度。
[0035]本实用新型实施例提供的一种低功耗实时时钟，时钟发生电路产生的第一脉冲信号直接发送至位于主时钟域的脉冲同步电路，不需要在时钟发生电路所在的时钟域内进行计时器计数，从而时钟发生电路所在的时钟域不需要配置寄存器，从而需要占用的芯片面积小、且可以降低电路功耗。该实时时钟通过门控电路产生第三脉冲信号，计时器只需要在上升沿或下降沿进行计时，计时器动作大大减少，动态功耗也随之大幅降低。同时，以占空比很小的第三脉冲信号进行计数，可以提高计数的准确度。
[0036]具体的，参见图3所不，时钟发生电路10包括:晶振电路101和分频器102;晶振电路101与分频器102相连;晶振电路101用于产生初始时钟信号，分频器102用于对初始时钟信号进行分频处理，输出第一脉冲信号。其中，晶振电路101具体为32768Hz晶体振荡器。优选的，第一脉冲信号的频率为预设频率1Hz、占空比为50%。
[0037]同时，第二脉冲信号的频率为预设频率IHz、占空比为I/P。第三脉冲信号的频率为预设频率IHz、占空比为1/2P;其中，P为主时钟脉冲频率的数值。一般主时钟脉冲频率为MHz级别，故P可以为百万级别的数值。例如，主时钟脉冲频率为1MHz，则P为10 X 106，第三脉冲信号可以作为一个瞬时脉冲信号。
[0038]本实用新型实施例提供的低功耗实时时钟，包含2个不同时钟域的电路。在第一个时钟域(即32768时钟域)，一个32768Hz的晶体振荡器通过分频，给另一个时钟域(即主时钟域)发送频率为IHz的时钟信号(即第一脉冲信号)；在pclk时钟域，通过同步处理和门控电路将送来的时钟信号进行处理，变为一个频率为IHz，占空比为1/2P的第三脉冲信号，极大的减少了RTC计时器的动态功耗。同时，用该第三脉冲信号再计时。即，一个时钟域产生IHz的时钟信号，另一个主时钟域进行计时。由于采用了双时钟域的设计，因此，除了 IHz的时钟信号，不需要进行其他跨时钟域的信号同步操作，就可以达到优化电路，减少寄存器的目的。计时器位于pclk时钟域，从而大大减少了所需寄存器的个数。并且通过设计上增加一个门控电路，减少了计时器的动态功耗。具有设计简单、可靠兼容性好的特点，并能实现低功耗和低成本的目的。
[0039]优选的，参见图3所示，该实时时钟还包括配置寄存器50;配置寄存器50与计时器40相连;配置寄存器50用于存储计时器40的初始配置值(年月日时分秒)，即通过该初始配置值确定计时器的初始值。
[0040]同时，该实时时钟还包括闹钟寄存器60;闹钟寄存器60与计时器40相连；闹钟寄存器60用于存储闹钟的时间信息。当计时器40的当前计数值与闹钟存储器60中的闹钟时间相匹配时，即可以产生闹钟。
[0041]本实用新型实施例提供的一种低功耗实时时钟，计时器和闹钟寄存器在同一个时钟域，就可以实现万年历和闹钟功能；时钟发生电路产生的第一脉冲信号直接发送至位于主时钟域的脉冲同步电路，不需要在时钟发生电路所在的时钟域内进行计时器计数，从而时钟发生电路所在的时钟域不需要配置寄存器，从而需要占用的芯片面积小、且可以降低电路功耗。该实时时钟通过门控电路产生第三脉冲信号，计时器只需要在上升沿或下降沿进行计时，计时器动作大大减少，动态功耗也随之大幅降低。同时，以占空比很小的第三脉冲信号进行计数，可以提高计数的准确度。该时钟电路仅需要在pclk时钟域配置一套寄存器，需要占用的芯片面积小，因此，该设计在具备低功耗特性的同时，还具有低成本的优势。
[0042]前述对本实用新型的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本实用新型限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本实用新型的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本实用新型的各种不同的示例性实施方案以及各种不同的选择和改变。本实用新型的范围意在由权利要求书及其等同形式所限定。
【主权项】
1.一种低功耗实时时钟，其特征在于，包括:时钟发生电路、脉冲同步电路、门控电路和计时器； 用于产生预设频率的第一脉冲信号的所述时钟发生电路通过所述脉冲同步电路与所述门控电路的输入端相连;所述门控电路的输出端与所述计时器的输入端相连； 所述脉冲同步电路用于对所述第一脉冲信号和主时钟脉冲进行同步处理，产生第二脉冲信号，并将所述第二脉冲信号发送至所述门控电路； 所述门控电路用于将所述第二脉冲信号转换为第三脉冲信号，并将所述第三脉冲信号发送至所述计时器； 所述计时器在所述第三脉冲信号的上升沿或下降沿执行计数加一处理，输出当前计数值。2.根据权利要求1所述的实时时钟，其特征在于，所述时钟发生电路包括:晶振电路和分频器;所述晶振电路与所述分频器相连； 所述晶振电路用于产生初始时钟信号，所述分频器用于对所述初始时钟信号进行分频处理，输出第一脉冲信号。3.根据权利要求2所述的实时时钟，其特征在于，所述晶振电路为32768Hz晶体振荡器。4.根据权利要求1-3任一所述的实时时钟，其特征在于，还包括配置寄存器;所述配置寄存器与所述计时器相连； 所述配置寄存器用于存储计时器的初始配置值。5.根据权利要求1-3任一所述的实时时钟，其特征在于，还包括闹钟寄存器;所述闹钟寄存器与所述计时器相连； 所述闹钟寄存器用于存储闹钟的时间信息。6.根据权利要求1-3任一所述的实时时钟，其特征在于，所述第二脉冲信号的占空比大于所述第三脉冲信号的占空比。7.根据权利要求6所述的实时时钟，其特征在于，所述第一脉冲信号的频率为预设频率、占空比为50%; 所述第二脉冲信号的频率为预设频率、占空比为1/P; 所述第三脉冲信号的频率为预设频率、占空比为1/2P;其中，P为主时钟脉冲频率的数值。8.根据权利要求1或7所述的实时时钟，其特征在于，所述预设频率为IHz。
【文档编号】G06F1/14GK205540397SQ201620320748
【公开日】2016年8月31日
【申请日】2016年4月15日
【发明人】陈钰哲, 朱忠平, 周翔, 周芝梅, 赵东艳, 邵瑾
【申请人】北京智芯微电子科技有限公司, 国家电网公司