一种多微处理器系统复位装置及其监护仪的制作方法
【专利摘要】本实用新型提供一种多微处理器系统复位装置及其监护仪，所述多微处理器系统复位装置至少包括相互通信连接的第一微处理器和第二微处理器，所述第一微处理器包括第一主控模块和第一复位模块，所述第一复位模块与所述第一主控模块相连接；所述第二微处理器包括第二主控模块和第二复位模块，所述第二复位模块与所述主控模块相连接；所述第一复位模块和第二复位模块相连接。本实用新型所述第一微处理器和第二微处理器中的一个微处理器以另一个微处理器的指示信号作为是否正常运行的判定依据，充分利用了现有资源，简化了电路，节省了成本。
【专利说明】
一种多微处理器系统复位装置及其监护仪
技术领域
[0001]本实用新型涉及医用监护领域，尤其涉及一种多微处理器系统复位装置，并涉及包括了该多微处理器系统复位装置的监护仪。
【背景技术】
[0002]在监护仪硬件板卡中，根据系统需求，一个板卡上可能会有多个微处理器系统，如包括2个或2个以上微处理器系统，为了保证系统可靠运行，防止微处理器内部程序进入死循环，每个微处理器都会设计相应的复位电路，当微处理器内部程序出现异常时，复位电路对微处理器进行复位，从而保证系统重新运行。
[0003]图2为现有方案硬件框图，以双处理器系统为例进行说明，现有方案一般会单独对每个微处理器设计看门狗电路，各看门狗电路之间互不干扰，当微处理器内部程序出现异常时，看门狗电路会对微处理器进行复位，使微处理器重新运行。
[0004]看门狗电路的工作原理图是，微处理器通过1口根据规定的时间向看门狗电路发送喂狗信号，若微处理器内部程序正常，则喂狗信号正常，看门狗电路会在规定时间内不断接收到喂狗信号，则看门狗电路不会向微处理器发送复位信号。若微处理器内部程序异常，则微处理器发送的喂狗信号异常，若看门狗电路在规定的时间内未接收到喂狗信号，则看门狗电路会向微处理器发送复位信号，使微处理器复位，复位完成后，微处理器内部程序重新正常运行。现有方案采用了多路独立的看门狗电路，电路较复杂，未充分利用现有系统资源，成本较高。
【发明内容】
[0005]本实用新型所要解决的技术问题是需要提供一种简化了电路，节省了成本的多微处理器系统复位装置，并提供包括了该多微处理器系统复位装置的监护仪。
[0006]对此，本实用新型提供一种多微处理器系统复位装置，至少包括相互通信连接的第一微处理器和第二微处理器，所述第一微处理器包括第一主控模块和第一复位模块，所述第一复位模块与所述第一主控模块相连接;所述第二微处理器包括第二主控模块和第二复位模块，所述第二复位模块与所述主控模块相连接;所述第一复位模块和第二复位模块的一个复位模块至少包括用于发送复位信号的发送复位模块，另一个复位模块至少包括用于接收复位信号的接收复位模块。
[0007]更进一步地，所述多微处理器系统复位装置包括至少两个微处理器，相邻的两个微处理器之间级联连接。
[0008]更进一步地，所述第一微处理器还包括第一定时器模块，所述第一定时器模块与所述第一主控模块相连接。
[0009]更进一步地，所述第二微处理器还包括第二定时器模块，所述第二定时器模块与所述第二主控模块相连接。
[0010]更进一步地，所述第一复位模块包括分别与所述第一主控模块相连接的第一接收复位模块和第一发送复位模块，所述第二复位模块包括分别与所述第二主控模块相连接的第二接收复位模块和第二发送复位模块，所述第一接收复位模块与所述第二发送复位模块相连接;所述第一发送复位模块与所述第二接收复位模块相连接。
[0011 ]更进一步地，所述第一微处理器还包括喂狗模块，所述第一主控模块通过喂狗模块连接至外部的看门狗模块。
[0012]更进一步地，还包括隔离模块，所述第一微处理器通过隔离模块连接至所述第二微处理器。
[0013]更进一步地，所述第一复位模块包括第一发送复位模块，所述隔离模块包括隔离电路模块，所述第二复位模块包括第二接收复位模块，所述第一发送复位模块通过隔离电路模块连接至所述第二接收复位模块。
[0014]更进一步地，所述第一微处理器还包括第一通信模块，所述第二微处理器还包括第二通信模块，所述隔离模块还包括隔离通信模块，所述第一通信模块通过隔离通信模块连接至所述第二通信模块。
[0015]更进一步地，所述第一微处理器还包括第一定时器模块，所述第一定时器模块与所述第一主控模块相连接;所述第一复位模块还包括第一接收复位模块，所述看门狗模块通过所述第一接收复位模块连接至所述第一主控模块。
[0016]本实用新型还提供一种监护仪，所述监护仪包括了如上所述的多微处理器系统复位装置。
[0017]与现有技术相比，本实用新型的有益效果在于:所述第一复位模块和第二复位模块之间实现复位信号的传输，所述第一通信模块与第二通信模块相连接实现通信数据的传输，使得第一微处理器和第二微处理器中的一个微处理器以另一个微处理器的指示信号作为系统是否正常运行的判定依据，该指示信号可以是第一微处理器和第二微处理器之间的通信信号，也可以是一个微处理器向另一个微处理器发送的某种特定信号等任何可以反映两个微处理器之间关联的信号，这种特定信号可以是方波、正弦波或时钟信号等，若第一微处理器和第二微处理器中的一个微处理器未接收到另一个微处理器的正常指示信号，该微处理器向另一个微处理器发出复位信号，对另一个微处理器系统进行复位;本实用新型的技术方案由于充分利用了现有资源，合理简化了电路，节省了成本。
【附图说明】
[0018]图1是本实用新型一种实施例的多微处理器系统复位装置的电路框图；
[0019]图2是现有技术中的多微处理器复位电路框图；
[0020]图3是本实用新型另一种实施例的多微处理器系统复位装置的电路框图；
[0021]图4是本实用新型再一种实施例的多微处理器系统复位装置的电路框图。
【具体实施方式】
[0022]下面结合附图，对本实用新型的较优的实施例作进一步的详细说明。
[0023]实施例1:
[0024]如图1所示，本实施例提供一种多微处理器系统复位装置，至少包括第一微处理器1和第二微处理器20，所述第一微处理器10包括第一主控模块11、第一复位模块和第一通信模块13，所述第一复位模块和第一通信模块13分别与所述第一主控模块11相连接;所述第二微处理器20包括第二主控模块21、第二复位模块和第二通信模块23，所述第二复位模块和第二通信模块23分别与所述主控模块相连接;所述第一复位模块和第二复位模块中的一个复位模块至少包括用于发送复位信号的发送复位模块，另一个复位模块至少包括用于接收复位信号的接收复位模块，所述第一通信模块13与第二通信模块23相连接。
[0025]本实施例所述第一复位模块和第二复位模块相连接，所述第一复位模块和第二复位模块这两个复位模块中，一个复位模块至少包括用于发送复位信号的发送复位模块，另一个复位模块至少包括用于接收复位信号的接收复位模块；即，相邻两个微处理器中的一个微处理器至少包括用于发送复位信号的发送复位模块，另一个微处理器至少包括用于接收复位信号的接收复位模块。本实施例所述多微处理器系统复位装置包括至少两个微处理器，相邻的两个微处理器之间级联连接，即，本例不局限于两个微处理器，只要相邻两个微处理器之间能够实现复位信号的传输即可。
[0026]比如，所述多微处理器系统复位装置包括两个微处理器时，如果第一微处理器10的第一复位模块为用于发送复位信号的发送复位模块，则第二微处理器20的第二复位模块为用于接收复位信号的接收复位模块;反之亦然。又比如，所述多微处理器系统复位装置包括三个依次级联的微处理器时，如果第一微处理器10的第一复位模块为用于发送复位信号的发送复位模块，则第二微处理器20的第二复位模块为用于接收复位信号的接收复位模块，同样道理，第三微处理器也设置有与第二微处理器30实现复位信号传输的模块，以此类推。
[0027]本实施例中，所述第一复位模块和第二复位模块相连接用于实现复位信号的传输;所述第一微处理器1还包括第一定时器模块15，所述第一定时器模块15与所述第一主控模块11相连接;所述第二微处理器20还包括第二定时器模块25，所述第二定时器模块25与所述第二主控模块21相连接;所述第一复位模块包括分别与所述第一主控模块11相连接的第一接收复位模块16和第一发送复位模块14，所述第二复位模块包括分别与所述第二主控模块21相连接的第二接收复位模块26和第二发送复位模块24，所述第一接收复位模块16与所述第二发送复位模块24相连接;所述第一发送复位模块14与所述第二接收复位模块26相连接。
[0028]所述第一微处理器10通过第一通信模块13与所述第二微处理器20进行通信，若第一微处理10在规定时间内已接收到第二微处理器20的通信数据，则第一微处理10不向第二微处理器20发复位信号，第二微处理器20继续正常工作;若第一微处理10在规定时间内未接收到第二微处理器20的通信数据，则第一微处理器10向第二微处理器20发出复位信号，使第二微处理器20复位。
[0029]本实施例中，所述第一主控模块11用于控制第一通信模块13、第一发送复位模块14、第一定时器模块15和第一接收复位模块16之间的协调工作。第一通信模块13分别与第一主控模块11和第二通信模块23相连接，实现第一微处理器10和第二微处理器20之间的通信功能。所述第一发送复位模块14分别与所述第一主控模块11和第二接收复位模块26相连接，用于向第二微处理器20发送复位信号；当第一微处理器10在规定时间内已接收到第二微处理器20的通信数据，则第一发送复位模块14不向第二微处理器20发复位信号，第二微处理器20继续正常工作;若第一微处理器10在规定时间内未接收到第二微处理器20的通信数据，则第一发送复位模块14向第二微处理器20发出复位信号，使第二微处理器20复位。所述第一定时器模块15与所述第一主控模块11连接，实现定时功能，从而确定第一微处理器10是否在规定时间内接收到第二微处理器20的通信信号。所述第一接收复位模块16分别与第一主控模块11和第二发送复位模块24连接，用于接收第二微处理器20发送的复位信号。
[0030]所述第二微处理器20与所述的第一微处理器10连接，通过第二通信模块23与所述第一微处理器10进行通信，若第二微处理器20在规定时间内已接收到第一微处理器10的通信数据，则第二微处理器20不向第一微处理器10发复位信号，第一微处理器10继续正常工作；若第二微处理器20在规定时间内未接收到第一微处理器10的通信数据，则第二微处理器20向第一微处理器10发出复位信号，使第一微处理器10复位。第二主控模块21用于控制第二通信模块23、第二发送复位模块24、第二定时器模块25和第二接收复位模块26之间的协调工作。所述第二通信模块23分别与第二主控模块21和第一通信模块13相连接，实现第二微处理器20和第一微处理器10之间的通信功能。所述第二发送复位模块24分别与第二主控模块21和第一接收复位模块16连接，用于向第一微处理器10发送复位信号，当第二微处理器20在规定时间内已接收到第一微处理器10的通信数据，则第二发送复位模块24不向第一微处理器10发复位信号，第一微处理器10继续正常工作;若第二微处理器20在规定时间内未接收到第一微处理器10的通信数据，则第二发送复位模块24向第一微处理器10发出复位信号，使第一微处理器10复位。所述第二定时器模块25与第二主控模块21连接，实现定时功能，从而确定第二微处理器20是否在规定时间内接收到第一微处理器10的通信信号。所述第二接收复位模块26分别与第二主控模块21、第一发送复位模块14连接，用于接收第一微处理器10发送的复位信号。
[0031]本实施例所述第一复位模块和第二复位模块之间实现复位信号的传输，所述第一通信模块13与第二通信模块23相连接实现通信数据的传输，使得第一微处理器10和第二微处理器20中的一个微处理器以另一个微处理器的指示信号作为系统是否正常运行的判定依据，该指示信号可以是第一微处理器10和第二微处理器20之间的通信信号，也可以是一个微处理器向另一个微处理器发送的某种特定信号等任何可以反映两个微处理器之间关联的信号，这种特定信号可以是方波、正弦波或时钟信号等，若第一微处理器10和第二微处理器20中的一个微处理器未接收到另一个微处理器的正常指示信号，该微处理器向另一个微处理器发出复位信号，对另一个微处理器系统进行复位;本实施例的技术方案由于充分利用了现有资源，合理简化了电路，节省了成本。
[0032]实施例2:
[0033]如图3所示，本实施例提供一种多微处理器系统复位装置，至少包括第一微处理器10和第二微处理器20，所述第一微处理器10包括第一主控模块11、第一复位模块、第一通信模块13和第一定时器模块15，所述第一复位模块、第一通信模块13和第一定时器模块15分别与所述第一主控模块11相连接;所述第二微处理器20包括第二主控模块21、第二复位模块和第二通信模块23，所述第二复位模块和第二通信模块23分别与所述主控模块相连接；所述第一复位模块和第二复位模块之间实现复位信号的传输，所述第一通信模块13与第二通信模块23相连接。
[0034]与实施例1不同的是，如图3所示，本实施例所述第一微处理器10还包括喂狗模块12，所述第一主控模块11通过喂狗模块12连接至外部的看门狗模块;所述多微处理器系统复位装置还包括隔离模块，所述第一微处理器10通过隔离模块连接至所述第二微处理器20;所述第一复位模块包括第一发送复位模块14，所述隔离模块包括隔离电路模块41和隔离通信模块40，所述第二复位模块包括第二接收复位模块26，所述第一发送复位模块14通过隔离电路模块41连接至所述第二接收复位模块26，所述第一通信模块13通过隔离通信模块40连接至所述第二通信模块23;所述第一复位模块还包括第一接收复位模块16，所述看门狗模块通过所述第一接收复位模块16连接至所述第一主控模块11。
[0035]本实施例中，所述第一微处理器10分别与所述的看门狗模块30、隔离通信模块40和隔离电路模块41连接，所述第一微处理器10包含第一主控模块11、第一通信模块13、第一发送复位模块14、第一定时器模块15、喂狗模块12和第一接收复位模块16。所述隔离模块为第一微处理器10和第二微处理器20之间的隔离系统，所述第一通信模块13通过隔离通信模块40与所述第二微处理器20进行通信，若第一微处理器10在规定时间内未接收到第二微处理器20的通信数据，则第一微处理器10通过隔离电路模块41向第二微处理器20发出复位信号，使第二微处理器20复位。
[0036]所述第一主控模块11用于控制第一通信模块13、第一发送复位模块14、第一定时器模块15、喂狗模块12和第一接收复位模块16之间的协调工作。所述第一通信模块13分别与第一主控模块11和隔离通信模块4连接，实现第一微处理器10和第二微处理器20之间的通信功能。所述第一发送复位模块14分别与第一主控模块11、隔离电路模块41连接，用于向第二微处理器20发送复位信号。当第一微处理器10在规定时间内已接收到第二微处理器20的通信数据，则第一发送复位模块14不向第二微处理器20发复位信号，第二微处理器20继续正常工作。若第一微处理器10在规定时间内未接收到第二微处理器20的通信数据，则第一发送复位模块14向第二微处理器20发出复位信号，使第二微处理器20复位。
[0037]所述第一定时器模块15与第一主控模块11连接，实现定时功能，从而确定第一微处理器10是否在规定时间内接收到第二微处理器20的通信信号。所述喂狗模块12分别与第一主控模块11和看门狗模块30连接，向看门狗模块30发送喂狗信号，即对看门狗模块30进行喂狗，看门狗电路根据此信号来确定是否向第一微处理器10发送复位信号。所述第一接收复位模块16分别与第一主控模块11和看门狗模块30连接，用于接收看门狗模块30发送的复位信号。所述看门狗模块30与所述的第一微处理器10连接，对第一微处理器10进行复位，若看门狗模块30在规定时间内已接收到第一微处理器10发送的喂狗信号，则看门狗模块30不向第一微处理器10发送复位信号，第一微处理器10继续正常工作；若看门狗电路11在规定时间内未接收到第一微处理器10发出的喂狗信号，则看门狗电路11向第一微处理器10发出复位信号，对第一微处理器10进行复位，使第一微处理器10内部程序重新运行。
[0038]所述第二微处理器20分别与所述的隔离通信模块40和隔离电路模块41连接。若第一微处理器10在规定时间内已接收到第二微处理器20的通信数据，则第一微处理器10不向第二微处理器20发送复位信号，第二微处理器20继续正常工作;若第二微处理器20在规定时间内未向第一微处理器10发送通信数据，则第一微处理器10通过隔离电路模块41向第二微处理器20发出复位信号，使第二微处理器20复位。
[0039]所述第二主控模块21分别与所述的第二通信模块23和第二接收复位模块26连接，用于控制第二通信模块23和第二接收复位模块26之间的协调工作。所述第二通信模块23分别与第二主控模块21和隔离通信模块40连接，用于实现第二微处理器20和第一微处理器10之间的通信功能。所述第二接收复位模块26分别与第二主控模块21和隔离电路模块41连接，用于接收第一微处理器10发送的复位信号。所述隔离通信模块40分别与所述的第一微处理器10和第二微处理器20连接，用于完成第一微处理器10和第二微处理器20之间通信数据的相互传输。所述隔离电路模块41分别与所述的第一微处理器10和第二微处理器20连接，用于传递第一微处理器10向第二微处理器20发出的复位信号。
[0040]实施例3:
[0041]如图4所示，本实施例提供一种多微处理器系统复位装置，至少包括第一微处理器1和第二微处理器20，所述第一微处理器10包括第一主控模块11、第一复位模块和第一通信模块13，所述第一复位模块和第一通信模块13分别与所述第一主控模块11相连接;所述第二微处理器20包括第二主控模块21、第二复位模块和第二通信模块23，所述第二复位模块和第二通信模块23分别与所述主控模块相连接;所述第一复位模块和第二复位模块之间实现复位信号的传输，所述第一通信模块13与第二通信模块23相连接。
[0042]与实施例1不同的是，如图4所示，本实施例所述第一复位模块包括第一接收复位模块16和第一发送复位模块14，所述第二复位模块包括第二接收复位模块26和第二发送复位模块24，所述第一接收复位模块16与所述第二发送复位模块24相连接，所述第一发送复位模块14与所述第二接收复位模块26相连接;值得一提的是，如图4所示，所述第一通信模块13优选包括第一信号发送模块131和第二信号接收模块132，所述第二通信模块23包括第二信号发送模块231和第二信号接收模块232，所述第一信号发送模块131与所述第二信号接收模块232相连接，所述第二信号接收模块132与所述第二信号发送模块231相连接。
[0043]本实施例中，第一微处理器10与所述的第二微处理器20连接，包含第一主控模块U、第一信号发送模块131、第一信号接收模块132、第一发送复位模块14、第一接收复位模块16。若第一微处理器10已接收到第二微处理器20的正确指示信号，则第一微处理器10不向第二微处理器20发复位信号，第二微处理器20继续正常工作。若第一微处理器10未接收到第二微处理器20的正确指示信号，则第一微处理器10向第二微处理器20发出复位信号，使第二微处理器20复位，从而使第二微处理器20内部程序重新运行。
[0044]所述第一主控模块11分别与所述的第一信号发送模块131、第一信号接收模块132、第一发送复位模块14和第一接收复位模块16连接，用于控制第一信号发送模块131、第一信号接收模块132、第一发送复位模块14和第一接收复位模块16之间的协调工作。所述第一信号发送模块131分别与第一主控模块11和第二信号接收模块232相连接，用于向第二微处理器20发送指示信号，若该信号正常，则说明第一微处理器10正常工作；若该信号不正常，则说明第一微处理器10未正常工作。所述第一信号接收模块132分别与第一主控模块11和第二信号发送模块231相连接，用于接收第二微处理器20发送的指示信号，若该信号正常，则说明第二微处理器20正常工作；若该信号不正常，则说明第二微处理器20未正常工作。
[0045]所述第一发送复位模块14分别与第一主控模块11和第二接收复位模块26连接，用于向第二微处理器20发送复位信号，若第一微处理器10已接收到第二微处理器20的正确指示信号，则第一微处理器10不向第二微处理器20发复位信号，第二微处理器20继续正常工作；若第一微处理器10未接收到第二微处理器20的正确指示信号，则第一微处理器10向第二微处理器20发出复位信号，使第二微处理器20复位。所述第一接收复位模块16分别与第一主控模块11和第二发送复位模块24相连接，用于接收第二微处理器20发送的复位信号。
[0046]所述第二微处理器20与所述的第一微处理器10连接，包含第二主控模块21、第二信号发送模块231、第二信号接收模块232、第二发送复位模块24和第二接收复位模块26。若第二微处理器20已接收到第一微处理器10的正确指示信号，则第二微处理器20不向第一微处理器10发复位信号，第一微处理器10继续正常工作;若第二微处理器20未接收到第一微处理器10的正确指示信号，则第二微处理器20向第一微处理器10发出复位信号，使第一微处理器10复位。
[0047]所述第二主控模块21分别与所述的第二信号发送模块231、第二信号接收模块232、第二发送复位模块24和第二接收复位模块26连接，用于控制第二信号发送模块231、第二信号接收模块232、第二发送复位模块24和第二接收复位模块26之间的协调工作。所述第二信号发送模块231分别与第二主控模块21和第一信号接收模块132连接，用于向第一微处理器10发送指示信号，若该信号正常，则说明第二微处理器20正常工作；若该信号不正常，则说明第二微处理器20未正常工作。所述第二信号接收模块232分别与第二主控模块21和第一信号发送模块131相连接，用于接收第一微处理器10发送的指示信号，若该信号正常，则说明第一微处理器10正常工作;若该信号不正常，则说明第一微处理器10未正常工作。
[0048]所述第二发送复位模块24与第二主控模块21和第一接收复位模块16连接，用于向第一微处理器10发送复位信号，若第二微处理器20已接收到第一微处理器10的正确指示信号，则第二微处理器20不向第一微处理器10发复位信号，第一微处理器10继续正常工作;若第二微处理器20未接收到第一微处理器10的正确指示信号，则第二微处理器20向第一微处理器10发出复位信号，使第一微处理器10复位。所述第二接收复位模块26分别与第二主控模块21和第一发送复位模块14连接，用于接收第一微处理器10发送的复位信号。
[0049]实施例4:
[0050]本实施例还提供一种监护仪，所述监护仪的硬件板卡中包括了如实施例1至实施例3任意一项所述的多微处理器系统复位装置，能够实现充分利用了现有资源、合理简化了电路以及节省了成本的技术效果。
[0051]以上所述之【具体实施方式】为本实用新型的较佳实施方式，并非以此限定本实用新型的具体实施范围，本实用新型的范围包括并不限于本【具体实施方式】，凡依照本实用新型之形状、结构所作的等效变化均在本实用新型的保护范围内。
【主权项】
1.一种多微处理器系统复位装置，其特征在于，至少包括相互通信连接的第一微处理器和第二微处理器，所述第一微处理器包括第一主控模块和第一复位模块，所述第一复位模块与所述第一主控模块相连接;所述第二微处理器包括第二主控模块和第二复位模块，所述第二复位模块与所述主控模块相连接;所述第一复位模块和第二复位模块中的一个复位模块至少包括用于发送复位信号的发送复位模块，另一个复位模块至少包括用于接收复位信号的接收复位模块。2.根据权利要求1所述的多微处理器系统复位装置，其特征在于，所述多微处理器系统复位装置包括至少两个微处理器，相邻的两个微处理器之间级联连接。3.根据权利要求1或2所述的多微处理器系统复位装置，其特征在于，所述第一复位模块包括分别与所述第一主控模块相连接的第一接收复位模块和第一发送复位模块，所述第二复位模块包括分别与所述第二主控模块相连接的第二接收复位模块和第二发送复位模块，所述第一接收复位模块与所述第二发送复位模块相连接;所述第一发送复位模块与所述第二接收复位模块相连接。4.根据权利要求3所述的多微处理器系统复位装置，其特征在于，所述第一微处理器还包括第一定时器模块，所述第一定时器模块与所述第一主控模块相连接;所述第二微处理器还包括第二定时器模块，所述第二定时器模块与所述第二主控模块相连接。5.根据权利要求1或2所述的多微处理器系统复位装置，其特征在于，所述第一微处理器还包括喂狗模块，所述第一主控模块通过喂狗模块连接至外部的看门狗模块。6.根据权利要求5所述的多微处理器系统复位装置，其特征在于，还包括隔离模块，所述第一微处理器通过隔离模块连接至所述第二微处理器。7.根据权利要求6所述的多微处理器系统复位装置，其特征在于，所述第一复位模块包括第一发送复位模块，所述隔离模块包括隔离电路模块，所述第二复位模块包括第二接收复位模块，所述第一发送复位模块通过隔离电路模块连接至所述第二接收复位模块。8.根据权利要求6所述的多微处理器系统复位装置，其特征在于，所述第一微处理器还包括第一通信模块，所述第二微处理器还包括第二通信模块，所述隔离模块还包括隔离通信模块，所述第一通信模块通过隔离通信模块连接至所述第二通信模块。9.根据权利要求5所述的多微处理器系统复位装置，其特征在于，所述第一微处理器还包括第一定时器模块，所述第一定时器模块与所述第一主控模块相连接;所述第一复位模块还包括第一接收复位模块，所述看门狗模块通过所述第一接收复位模块连接至所述第一主控模块。10.—种监护仪，其特征在于，所述监护仪包括了如权利要求1至9任意一项所述的多微处理器系统复位装置。
【文档编号】G06F1/24GK205620932SQ201620228178
【公开日】2016年10月5日
【申请日】2016年3月23日
【发明人】岳青
【申请人】深圳市理邦精密仪器股份有限公司