一种SoC的外设系统的制作方法
【专利摘要】本实用新型公开了一种SoC的外设系统，包括主机、时钟发生器、复位控制器，它还包括JTAG控制器、DMA控制器、第一级AXI总线、第二级AXI总线；第一级AXI总线的输入端设置有六个从接口，六个从接口分别与主机、JTAG控制器、DMA控制器相连接；DMA控制器有三个；主机的存储空间、外设空间分别连接至从接口0、从接口1；第一级AXI总线的输出端设置有十二个主接口，其中一个与第二级AXI总线相连接；第一级AXI总线的其它主接口以及第二级AXI总线的十三个主接口分别与各个设备控制器相连接；时钟发生器、复位控制器均与上述各个设备控制器相连接。本实用新型结构清晰、配置灵活、设备类型和数量较丰富，可以适应工业控制等多种领域控制芯片对外设系统的需求。
【专利说明】
一种SoG的外设系统
技术领域
[0001]本实用新型涉及一种外设系统，尤其涉及一种SoC的外设系统。
【背景技术】
[0002]随着超大规模集成电路的迅速发展，半导体工业进入深亚微米时代，器件特征尺寸越来越小，芯片规模越来越大，可以在单芯片上集成上百万到数亿只晶体管。如此密集的集成度使我们现在能够在一小块芯片上把以前由CPU和若干I/O接口等数块芯片实现的功能集成起来，由单片集成电路构成功能强大、完整的系统，这就是我们通常所说的片上系统SoC(System on Chip) AoC的外设系统可以广泛应用于电力、轨道交通、石油化工、高新电子、航空航天、核工业、医药、食品制造等工业领域，大量涉及国计民生的关键基础设施也需要依靠SoC外设系统来实现自动化作业。但目前国内使用的SoC外设系统大多来自于国外进口，而这些进口的设备全是封闭式设计，结构功能不开放，而且不能根据实际应用进行相应的调整，从而导致设备实用性较差。
【实用新型内容】
[0003]为了解决上述技术所存在的不足之处，本实用新型提供了一种SoC的外设系统。
[0004]为了解决以上技术问题，本实用新型采用的技术方案是:一种SoC的外设系统，包括主机、时钟发生器、复位控制器，它还包括JTAG控制器、DMA控制器、第一级AXI总线、第二级AXI总线;第一级AXI总线的输入端设置有六个从接口，分别为从接口 O、从接口 1、从接口
2、从接口 3、从接口 4、从接口 5 ；主机通过从接口 O、从接口 I与第一级AXI总线相连接;JTAG控制器通过从接口 2与第一级AXI总线相连接;DMA控制器有三个，三个DMA控制器分别通过从接口 3、从接口 4、从接口 5与第一级AXI总线相连接；
[0005]第一级AXI总线的输出端设置有十二个主接口，其中一个主接口与第二级AXI总线的输入端相连接，其它主接口分别与百兆以太网控制器、千兆以太网控制器、DDR2存储控制器、PCIE-RC控制器、QSPI控制器、SD/MMC控制器、VGA/LCD控制器、USB主机控制器、USB-OTG控制器、XBUS控制器相连接;百兆以太网控制器为两个；
[0006]第二级AXI总线的输出端设置有十三个主接口，十三个主接口分别与SPI控制器、IIC控制器、GP1控制器、简单UART控制器、完整UART控制器、IIS控制器相连接;SPI控制器、IIC控制器、GP1控制器均为两个;简单UART控制器为三个。
[0007]时钟发生器、复位控制器均与上述各个控制器相连接。从接口O与主机的存储空间相连接;从接口 I与主机的外设空间相连接。第一级AXI总线的数据传输带宽高于第二级AXI总线的数据传输带宽。
[0008]本实用新型为自主开放式设计，具有总线和接口丰富的优点，可以根据现场需要进行灵活配置，实用性较强;此外，本实用新型结构清晰、设备类型和数量较丰富，有效增强了其在工业控制等多种领域的应用性。
【附图说明】
[0009]图1为本实用新型的整体结构框图。
【具体实施方式】
[0010]下面结合附图和【具体实施方式】对本实用新型作进一步详细的说明。
[0011]如图1所示，本实用新型包括主机、时钟发生器、复位控制器，它还包括JTAG(JointTest Act1n Group)控制器、DMA(Direct Memory Access)控制器、第一级AXI(Advancedextensible Interface)总线、第二级AXI总线;JTAG控制器是一种国际标准测试协议，用于对芯片内部进行测试;DMA控制器是一种分散控制系统，可以通过AXI总线将内部和外部存储器与每个具有DMA能力的外设连接起来;AXI总线是一种新的高性能的总线协议;第一级AXI总线的数据传输带宽高于第二级AXI总线；相应的，多个设备控制器根据所需数据传输带宽的不同连接至不同级别的AXI总线上。
[0012]第一级AXI总线的输入端设置有六个从接口，分别为从接口O、从接口 1、从接口 2、从接口 3、从接口 4、从接口 5 ；主机通过从接口 O、从接口 I与第一级AXI总线相连接，其中，从接口 O与主机的存储空间相连接;从接口 I与主机的外设空间相连接;JTAG控制器通过从接口 2与第一级AXI总线相连接;DMA控制器有三个，三个DMA控制器分别通过从接口 3、从接口
4、从接口 5与第一级AXI总线相连接；
[0013]第一级AXI总线的输出端设置有十二个主接口，其中一个主接口与第二级AXI总线的输入端相连接，其它主接口分别与百兆以太网控制器、千兆以太网控制器、DDR2(DualData Rate 2)存储控制器、PCIE_RC(Peripheral Component Interconnect-Express RootComplex)控制器、QSPI(Queued Serial Peripheral Interface)控制器、SD/MMC(SecureDigital Memory Card/Mult1-Media Card)控制器、VGA/LCD(Video Graphics Array/Liquid Crystal Display)控制器、USB(Universal Serial Bus)主机控制器、USB-0TG(Universal Serial Bus-On-The-Go)控制器、XBUS控制器相连接；百兆以太网控制器为两个；
[0014]DDR2存储控制器为第二代双倍数据传输率存储控制器，用于对DDR2接口类型的内存芯片进行读写访问；PCI是外设部件互连总线标准，PC1-Express是基于PCI总线结构，采用高速串行点对点双通道高带宽传输技术的一种外部设备接口标准，PCIE-RC是PCIE总线结构中的根结构体，PCIE-RC控制器用于实现PCIE根结构体功能;QSPI控制器是具有队列传输机制的串行外设接口设备控制器;SD/MMC控制器是对安全数码卡或者多媒体卡进行读写访问的设备控制器;VGA/LCD是支持视频图像显示器或者液晶显示器的显示设备控制器；USB主机控制器是主机与USB设备通信的设备控制器;USB-OTG控制器是提供在不同的设备间进行数据交换功能的设备控制器，它既可以充当USB主机，也可以充当USB设备;XBUS是一种局部外围设备总线，XBUS控制器是提供XBUS接口，控制和管理XBUS总线上设备的控制器；
[0015]第二级AXI总线的输出端设置有十三个主接口，十三个主接口分别与SPKSerialPeripheral Interface)控制器、IIC(Inter-1ntegrated Circuit)控制器、GP1(GeneralPurpose Input Output)控制器、简单UART控制器、完整UART(Universal AsynchronousReceiver/Transmitter)控制器、IIS(Inter-1C Sound)控制器相连接;SPI控制器、IIC控制器、GP1控制器均为两个;简单UART控制器为三个。时钟发生器、复位控制器均与上述各个控制器相连接。
[0016]SPI控制器是提供串行外设接口，控制和管理串行外设接口类型设备的控制器；IIC控制器是提供集成电路总线接口，控制和管理集成电路总线上设备的控制器;GP1通用输入/输出，是一种总线扩展器，当处理器或芯片组没有足够的I/O端口，或当系统需要采用远端串行通信或控制时，GP1控制器能够提供额外的控制和监视功能;UART是通用异步收发传输器，可以实现全双工传输和接收，UART控制器是提供UART接口的设备控制器；IIS控制器是提供集成电路内置音频总线接口的设备控制器。
[0017]本实用新型结构清晰、配置灵活、设备类型和数量丰富，可以适应工业控制等多种领域控制芯片对外设系统的需求;此外，本实用新型为自主开放式设计，方便扩展和小型化，实用性较强。
[0018]上述实施方式并非是对本实用新型的限制，本实用新型也并不仅限于上述举例，本技术领域的技术人员在本实用新型的技术方案范围内所做出的变化、改型、添加或替换，也均属于本实用新型的保护范围。
【主权项】
1.一种SoC的外设系统，包括主机，其特征在于:它还包括JTAG控制器、DMA控制器、第一级AXI总线、第二级AXI总线;所述第一级AXI总线的输入端设置有六个从接口，分别为从接口 O、从接口 1、从接口 2、从接口 3、从接口 4、从接口 5 ；所述主机通过从接口 O、从接口 I与第一级AXI总线相连接;所述JTAG控制器通过从接口 2与第一级AXI总线相连接;所述DMA控制器有三个，三个DMA控制器分别通过从接口 3、从接口 4、从接口 5与第一级AXI总线相连接； 所述第一级AXI总线的输出端设置有十二个主接口，其中一个主接口与第二级AXI总线的输入端相连接，其它主接口分别与百兆以太网控制器、千兆以太网控制器、DDR2存储控制器、PCIE-RC控制器、QSPI控制器、SD/MMC控制器、VGA/LCD控制器、USB主机控制器、USB-OTG控制器、XBUS控制器相连接;所述百兆以太网控制器为两个； 所述第二级AXI总线的输出端设置有十三个主接口，十三个主接口分别与SPI控制器、IIC控制器、GP1控制器、简单UART控制器、完整UART控制器、IIS控制器相连接;所述SPI控制器、IIC控制器、GP1控制器均为两个;所述简单UART控制器为三个。2.根据权利要求1所述的SoC的外设系统，它还包括时钟发生器、复位控制器，其特征在于:所述时钟发生器、复位控制器均与上述各个控制器相连接。3.根据权利要求1所述的SoC的外设系统，其特征在于:所述从接口O与主机的存储空间相连接;所述从接口 I与主机的外设空间相连接。4.根据权利要求1所述的SoC的外设系统，其特征在于:所述第一级AXI总线的数据传输带宽高于第二级AXI总线的数据传输带宽。
【文档编号】G06F13/40GK205656617SQ201620421326
【公开日】2016年10月19日
【申请日】2016年5月11日 公开号201620421326.6, CN 201620421326, CN 205656617 U, CN 205656617U, CN-U-205656617, CN201620421326, CN201620421326.6, CN205656617 U, CN205656617U
【发明人】蔡亮, 吴新军, 刘惠山
【申请人】北京正泽兴承科技有限责任公司