专利名称：一种全电子分时载波表用电路的制作方法
技术领域：
本实用新型涉及的是远程控制抄表的电度表电路，尤其是一种全电子分时载波表用电路。
本方案是通过如下技术措施来实现的在主要包括有由电能计量芯片U4、光电耦合器N1、N2和晶体振荡器J3以及阻容元件组成的常规计量电路、主控电路、分时显示电路、电源电路和备用电源电路，本方案的特点是，所述的主控电路是由三极管Q1和电阻、电容、电感组成的载波输出放大电路，由可塑电路U1、鉴频器B1、滤波器B2、多路选择开关U2和时钟芯片U3组成的通讯、计量、分时控制电路所组成。本方案的具体特点还有，所述的具体主控电路是，电容C1、C2和电感L1并联其中一端接电源VPP，另一端接三极管Q1的集电极，同时经电容C4电感L3电容C6串联接载波输出的一端，该载波输出端与220V电网线AV2连接，C4与L3的接点与地之问接有并联的电容C3、C7和电感L2，该接点同时接可塑电路U1的2脚，L3与C6的接点经电容C8和电感L4串联接地，C8和L4的接点经电容C5接载波输出的另一端，该载波输出端与220V电网线AV1连接，三极管Q1的发射极接地，基极经电阻R1接地同时接U1的4脚，这组成载波通讯输出的放大电路；可塑电路U1的1脚接鉴频器B1的输出端，同时经电阻R2接电源VCC，B1的输入端接电源VCC，U1的3脚接电源VPP，5脚接滤波器B2的输出端，7脚接B2的输入端，6脚接多路选择开关U2的3脚同时经电阻R3接电源VCC，8脚接时钟芯片U3的6脚，9脚接分时显示电路U4A的11脚和U4B的3脚，U1的11脚、12脚、13脚分别接U2的9脚、11脚和10脚，U1的14脚接地，15脚接电源VCC，16脚和18脚接频率20M的晶振J1的两端并有电容C9和C10接地，U1的19脚接计量电路的输出，多路选择开关U2的13、14、15、12、1、5、2、4脚分别经电阻R4、R5、R6、R7、R8、R9、R10、R11接电源VCC，U2的6、7脚接地，时钟芯片U3的1、2脚接频率32.768K的晶振J2，4脚接地，3脚接U2的4脚，5脚接U2的5脚，7脚接备用电源VDD，由此构成输出载波的通讯、电能计量和分时的主控电路。所述的分时显示电路是由两个锁存器U4A和U4B组成，U4A的10、13脚接电源VCC，12脚接U1的13脚，9脚经电阻R13和发光二极管D2串联接地，U4B的1、4脚接电源VCC，2脚接U1的12脚，5脚经电阻R12和发光二极管D1串联接地。所述的电源电路是220V电网线AV2和AV1经开关S1接变压器T1初级，T1的次级的一组接整流桥Z再经电容C11、C12滤波输出+15V的VPP电源，再经稳压电源W1稳压和电容C13、C14滤波输出+5V的VCC电源，T1次级的另一组经半波整流和电容C15滤波，再经稳压电源W2稳压和电容C16、C17滤波输出+5V的AVDD电源供给计量电路。所述的备用电源电路是在断电时，保证时钟芯片U3的电源供应，该电路在正常时是由电源VCC供电，经电阻R14、二极管D3、D4串联给电池E充电，同时输出+3.6V的VDD电源，在E的两端开接有电容C18，当停电时，则由电池E输出VDD电源。所述的主控电路中三极管Q1的型号为AJQ2，可塑电路U1的型号为ICY4B，鉴频器B1的型号为LT28，滤波器B2的型号为455DW，多路选择开关U2的型号为4051，时钟芯片U3的型号为PCF8563。所述的分时显示电路中锁存器U4A、U4B采用的是一个型号为74HC74的芯片。
本方案的有益效果可根据对上述方案的叙述得知，由于在该方案中的主控电路是采用的可塑电路元件和一个三极管的载波输出放大电路，这可提高载波输出信号的品质和可靠性，并可减少通讯的辅助电路，再加分时采用一个不断电的时钟芯片，可有效、可靠地计算分时时间，使整个电路结构简单，使用的元器件少，可大大降低生产成本，并能保证对电度表的计量、通讯和控制的可靠性。由此可见，本实用新型与现有技术相比，具有实质性特点和进步，其实施的有益效果也是显而易见的。
图2为本实用新型具体实施方式
采用的常规计量电路示意图。
图3为本实用新型具体实施方式
的电源电路示意图。
图4为本实用新型具体实施方式
的分时显示电路示意图。
图5为本实用新型具体实施方式
的备用电源电路示意图。
通过附图可以看出，本方案的全电子分时载波表用电路，主要包括有由DA7755电能计量芯片U4、光电耦合器N1、N2和频率为3.579M的晶体振荡器J3以及阻容元件组成的计量电路见附图2，以及主控电路、分时显示电路、电源电路和备用电源电路，所述的主控电路是由型号为AJQ2的三极管Q1和电阻、电容、电感组成的载波输出放大电路，由型号为ICY4B的可塑电路U1、型号为LT28的鉴频器B1、型号为455DW的滤波器B2、型号为4051的多路选择开关U2和型号为PCF8563的时钟芯片U3组成的通讯、计量、分时控制电路所组成。所述主控电路的具体电路见附
图1，是由电容C1、C2和电感L1并联其中一端接电源VPP，另一端接三极管Q1的集电极，同时经电容C4电感L3电容C6串联接载波输出的一端，该载波输出端与220V电网线AV2连接，C4与L3的接点与地之间接有并联的电容C3、C7和电感L2，该接点同时接可塑电路U1的2脚，L3与C6的接点经电容C8和电感L4串联接地，C8和L4的接点经电容C5接载波输出的另一端，该载波输出端与220V电网线AV1连接，三极管Q1的发射极接地，基极经电阻R1接地同时接U1的4脚，这组成载波通讯输出的放大电路；可塑电路U1的1脚接鉴频器B1的输出端，同时经电阻R2接电源VCC，B1的输入端接电源VCC，U1的3脚接电源VPP，5脚接滤波器B2的输出端，7脚接B2的输入端，6脚接多路选择开关U2的3脚同时经电阻R3接电源VCC，8脚接时钟芯片U3的6脚，9脚接分时显示电路U4A的11脚和U4B的3脚，U1的11脚、12脚、13脚分别接U2的9脚、11脚和10脚，U1的14脚接地，15脚接电源VCC，16脚和18脚接频率20M的晶振J1的两端并有电容C9和C10接地，U1的19脚接计量电路的输出，多路选择开关U2的13、14、15、12、1、5、2、4脚分别经电阻R4、R5、R6、R7、R8、R9、R10、R11接电源VCC，U2的6、7脚接地，时钟芯片U3的1、2脚接频率32.768K的晶振J2，4脚接地，3脚接U2的4脚，5脚接U2的5脚，7脚接备用电源VDD，由此构成输出载波的通讯、电能计量和分时的主控电路。所述的分时显示电路见附图4，是由两个锁存器U4A和U4B组成，锁存器U4A、U4B采用的是一个型号为74HC74的芯片，U4A的10、13脚接电源VCC，12脚接U1的13脚，9脚经电阻R13和发光二极管D2串联接地，U4B的1、4脚接电源VCC，2脚接U1的12脚，5脚经电阻R12和发光二极管D1串联接地，该电路可以利用发光二极管D1和D2的亮、灭来显示电度表是在高峰时间用电，还是在低峰时间用电，或是在正常时间用电。所述的电源电路见附图3，是由220V电网线AV2和AV1经开关S1接变压器T1初级，T1的次级的一组接整流桥Z再经电容C11、C12滤波输出+15V的VPP电源，再经稳压电源W1稳压和电容C13、C14滤波输出+5V的VCC电源，T1次级的另一组经半波整流和电容C15滤波，再经稳压电源W2稳压和电容C16、C17滤波，输出对交流输入中一相之间+5V的AVDD电源，供给计量电路。所述的备用电源电路见附图5，该电路是在断电时能保证时钟芯片U3的电源供应，电路在正常供电时是由电源VCC供电，经电阻R14、二极管D3、D4串联给电池E充电，同时输出+3.6V的VDD电源，在E的两端并接有电容C18，当停电时，将由电池E输出VDD电源。
权利要求1.一种全电子分时载波表用电路，主要包括有由电能计量芯片U4、光电耦合器N1、N2和晶体振荡器J3以及阻容元件组成的常规计量电路、主控电路、分时显示电路、电源电路和备用电源电路，其特征是所述的主控电路是由三极管Q1和电阻、电容、电感组成的载波输出放大电路，由可塑电路U1、鉴频器B1、滤波器B2、多路选择开关U2和时钟芯片U3组成的通讯、计量、分时控制电路所组成；所述的具体主控电路是，电容C1、C2和电感L1并联其中一端接电源VPP，另一端接三极管Q1的集电极，同时经电容C4电感L3电容C6串联接载波输出的一端，该载波输出端与220V电网线AV2连接，C4与L3的接点与地之间接有并联的电容C3、C7和电感L2，该接点同时接可塑电路U1的2脚，L3与C6的接点经电容C8和电感L4串联接地，C8和L4的接点经电容C5接载波输出的另一端，该载波输出端与220V电网线AV1连接，三极管Q1的发射极接地，基极经电阻R1接地同时接U1的4脚，这组成载波通讯输出的放大电路；可塑电路U1的1脚接鉴频器B1的输出端，同时经电阻R2接电源VCC，B1的输入端接电源VCC，U1的3脚接电源VPP，5脚接滤波器B2的输出端，7脚接B2的输入端，6脚接多路选择开关U2的3脚同时经电阻R3接电源VCC，8脚接时钟芯片U3的6脚，9脚接分时显示电路U4A的11脚和U4B的3脚，U1的11脚、12脚、13脚分别接U2的9脚、11脚和10脚，U1的14脚接地，15脚接电源VCC，16脚和18脚接频率20M的晶振J1的两端并有电容C9和C10接地，U1的19脚接计量电路的输出，多路选择开关U2的13、14、15、12、1、5、2、4脚分别经电阻R4、R5、R6、R7、R8、R9、R10、R11接电源VCC，U2的6、7脚接地，时钟芯片U3的1、2脚接频率32.768K的晶振J2，4脚接地，3脚接U2的4脚，5脚接U2的5脚，7脚接备用电源VDD，由此构成输出载波的通讯、电能计量和分时的主控电路。
2.根据权利要求1所述的全电子分时载波表用电路，其特征是所述的分时显示电路是由两个锁存器U4A和U4B组成，U4A的10、13脚接电源VCC，12脚接U1的13脚，9脚经电阻R13和发光二极管D2串联接地，U4B的1、4脚接电源VCC，2脚接U1的12脚，5脚经电阻R12和发光二极管D1串联接地。
3.根据权利要求1所述的全电子分时载波表用电路，其特征是所述的电源电路是220V电网线AV2和AV1经开关S1接变压器T1初级，T1的次级的一组接整流桥Z再经电容C11、C12滤波输出+15V的VPP电源，再经稳压电源W1稳压和电容C13、C14滤波输出+5V的VCC电源，T1次级的另一组经半波整流和电容C15滤波，再经稳压电源W2稳压和电容C16、C17滤波输出+5V的AVDD电源供给计量电路。
4.根据权利要求1所述的全电子分时载波表用电路，其特征是所述的备用电源电路是在断电时，保证时钟芯片U3的电源供应，该电路在正常时是由电源VCC供电，经电阻R14、二极管D3、D4串联给电池E充电，同时输出+3.6V的VDD电源，在E的两端并接有电容C18，当停电时，则由电池E输出VDD电源。
5.根据权利要求1所述的全电子分时载波表用电路，其特征是所述的主控电路中三极管Q1的型号为AJQ2，可塑电路U1的型号为ICY4B，鉴频器B1的型号为LT28，滤波器B2的型号为455DW，多路选择开关U2的型号为4051，时钟芯片U3的型号为PCF8563。
6.根据权利要求2所述的全电子分时载波表用电路，其特征是所述的分时显示电路中锁存器U4A、U4B采用的是一个型号为74HC74的芯片。
专利摘要本实用新型提供了一种全电子分时载波表用电路技术方案。该方案在主要包括有由电能计量芯片U4、光电耦合器N1、N2和晶体振荡器J3以及阻容元件组成的常规计量电路、主控电路、分时显示电路、电源电路和备用电源电路，本方案的特点是，所述的主控电路是由三极管Q1和电阻、电容、电感组成的载波输出放大电路，由可塑电路U1、鉴频器B1、滤波器B2、多路选择开关U2和时钟芯片U3组成的通讯、计量、分时控制电路所组成。该电路可提高载波输出信号的品质，并可减少通讯的辅助电路，分时采用不断电的时钟芯片，可有效地计算分时时间，使整个电路结构简单，使用的元器件少，可大大降低生产成本，并能保证对电度表的计量、通讯和控制的可靠性。
文档编号G08C15/00GK2538030SQ0221225
公开日2003年2月26日 申请日期2002年1月21日 优先权日2002年1月21日
发明者张益民 申请人:张益民