报警状态锁定电路的制作方法
【技术领域】
[0001]本实用新型涉及电路设计技术领域，具体而言，涉及一种报警状态锁定电路。
【背景技术】
[0002]物品被盗情况在各行各业中频繁发生，例如:博物院的珍贵文物被盗、居室内的贵重物品被盗、银行卡磁卡信息以及用户密码信息被盗等等。为此，用户通常需要对这些能够移动的物品进行防盗设置，以使得所述物品在被非法移动时，生成声音报警信号、震动报警信号、光线报警信号等以提示用户或震慑偷窃者。
[0003]在防盗告警发生之后，通常需要对所述报警信号或告警状态进行维持，现有技术中实现防盗报警状态锁定的电路通常采用较为复杂的电子电路、或复杂的分立元件电子线路、或者采用微处理器电路，上述电路较为复杂，且成本较高。
【实用新型内容】
[0004]为了解决上述现有技术中电路较为复杂及成本较高的问题，本实用新型的目的在于提供一种较为简单的报警状态锁定电路。
[0005]为了达到上述目的，本实用新型采用以下技术方案实现:
[0006]一种报警状态锁定电路，包括输入单元以及状态锁定单元，其中:
[0007]所述输入单元包括第一电阻R1、第二电阻R2、第一电容Cl以及异或门逻辑器件U1，第一电阻Rl的一端连接至第一输入信号，第一电阻Rl的另一端连接至异或门逻辑器件Ul的第一输入端A，第二电阻R2的一端连接至第二输入信号，第二电阻R2的另一端连接至异或门逻辑器件Ul的第二输入端B，异或门逻辑器件Ul的GND端接地，异或门逻辑器件Ul的VCC端接高电平、并通过第一电容Cl接地，异或门逻辑器件Ul的输出端Y输出报警信号;
[0008]所述状态锁定单元包括第三电阻R4、第二电容C3、第三电容C4、第四电容C5以及或门逻辑器件U3，第三电阻R4的一端连接至异或门逻辑器件Ul的输出端Y，第三电阻R4的另一端连接至或门逻辑器件U3的第一输入端B、并通过第三电容C4接地，或门逻辑器件U3的第二输入端A连接至其输出端Y、并通过第四电容C5接地，或门逻辑器件U3的GND端接地，或门逻辑器件U3的VCC端接高电平、并通过第二电容C3接地。
[0009]优选地，所述报警状态锁定电路还包括缓冲单元，其中:
[0010]所述缓冲单元包括第四电阻R3、第五电容C2、以及单路反向器闸U2，第四电阻R3的一端连接至异或门逻辑器件Ul的输出端Y，第四电阻R3的另一端连接至单路反向器闸U2的输入端A，单路反向器闸U2的GND端接地，单路反向器闸U2的VCC端接高电平、并通过第五电容C2接地，单路反向器闸U2的输出端Y连接至第四电阻R4的一端。
[0011]采用本实用新型，当输入单元产生报警信号之后，所述状态锁定单元即将该告警状态锁定。此时，不论所述或门逻辑器件U3的第一输入端B的输入为高或低电平，所述或门逻辑器件U3的输出端Y的输出都会锁定为高电平，从而实现锁定电平和信号的功能。本实用新型较为简单，成本较低。
【附图说明】
[0012]图1为本实用新型实施例提供的报警状态锁定电路示意图；
[0013]图2为本实用新型另一实施例提供的报警状态锁定电路示意图。
[0014]本实用新型目的的实现、功能特点及优异效果，下面将结合具体实施例以及附图做进一步的说明。
【具体实施方式】
[0015]下面结合附图和具体实施例对本实用新型所述技术方案作进一步的详细描述，以使本领域的技术人员可以更好的理解本实用新型并能予以实施，但所举实施例不作为对本实用新型的限定。
[0016]参看图1所示，实施例1提供了一种报警状态锁定电路，包括输入单元10以及状态锁定单元20，其中:
[0017]所述输入单元10包括第一电阻R1、第二电阻R2、第一电容Cl以及异或门逻辑器件Ul (如SN74LVC1G86)，第一电阻Rl的一端连接至第一输入信号，第一电阻Rl的另一端连接至异或门逻辑器件Ul的第一输入端A，第二电阻R2的一端连接至第二输入信号，第二电阻R2的另一端连接至异或门逻辑器件Ul的第二输入端B，异或门逻辑器件Ul的GND端接地，异或门逻辑器件Ul的VCC端接高电平、并通过第一电容Cl接地，异或门逻辑器件Ul的输出端Y输出报警信号；
[0018]所述状态锁定单元20包括第三电阻R4、第二电容C3、第三电容C4、第四电容C5以及或门逻辑器件U3 (如SN74AHC1G32)，第三电阻R4的一端连接至异或门逻辑器件Ul的输出端Y，第三电阻R4的另一端连接至或门逻辑器件U3的第一输入端B、并通过第三电容C4接地，或门逻辑器件U3的第二输入端A连接至其输出端Y、并通过第四电容C5接地，或门逻辑器件U3的GND端接地，或门逻辑器件U3的VCC端接高电平、并通过第二电容C3接地。
[0019]本实施例中，对于所述输入单元10，所述异或门逻辑器件Ul为2输入门电路，在其他实施例中，所述Ul还可以根据具体电路要求设计为或门电路或与门电路等，且并不限于为2输入门电路。所述异或门逻辑器件Ul根据获取的第一输入信号HALL-A以及第二输入信号HALL-B，经逻辑门处理后，输出数字化了的报警信号。
[0020]在本实施例中，对于所述状态锁定单元20，所述或门逻辑器件U3为2输入或门电路。其中一第二输入端A与输出端Y短接构成环路锁定反馈，并通过一第四电容C5接地，此第四电容C5具有上电电平确定以及滤波静噪作用。具体应用当中，所述第三电阻R4与第三电容C4可以根据实际应用需要调整其参数，其作用为在上电过程中，确保确定为低电平。
[0021]第三电阻R4的一端连接至异或门逻辑器件Ul的输出端Y (报警信号)，正常情况下，所述异或门逻辑器件Ul的输出端Y输出低电平，当有预警发生时，所述异或门逻辑器件Ul的输出端Y输出高电平，此高电平经过或门逻辑器件U3，在所述或门逻辑器件U3的输出端Y输出高电平，并且该高电平被过反馈至所述或门逻辑器件U3的第一输入端A，从而使其为高电平。此时，不论所述或门逻辑器件U3的第一输入端B的输入为高或低电平，所述或门逻辑器件U3的输出端Y的输出都会锁定为高电平，从而实现锁定电平和信号的功能。基于该电路，当输入单元10产生报警信号之后，所述状态锁定单元20即将该告警状态锁定。
[0022]参看图2所示，实施例2提供了一种报警状态锁定电路，包括输入单元10、缓冲单元30以及状态锁定单元20，其中:
[0023]所述输入单元10包括第一电阻R1、第二电阻R2、第一电容Cl以及异或门逻辑器件Ul (如SN74LVC1G86)，第一电阻Rl的一端连接至第一输入信号，第一电阻Rl的另一端连接至异或门逻辑器件Ul的第一输入端A，第二电阻R2的一端连接至第二输入信号，第二电阻R2的另一端连接至异或门逻辑器件Ul的第二输入端B，异或门逻辑器件Ul的GND端接地，异或门逻辑器件Ul的VCC端接高电平、并通过第一电容Cl接地，异或门逻辑器件Ul的输出端Y输出报警信号；
[0024]所述缓冲单元30包括第四电阻R3、第五电容C2、以及单路反向器闸U2，第四电阻R3的一端连接至异或门逻辑器件Ul的输出端Y，第四电阻R3的另一端连接至单路反向器闸U2的输入端A，单路反向器闸U2的GND端接地，单路反向器闸U2的VCC端接高电平、并通过第五电容C2接地，单路反向器闸U2的输出端Y连接至第三电阻R4的一端。
[0025]所述状态锁定单元20包括第三电阻R4、第二电容C3、第三电容C4、第四电容C5以及或门逻辑器件U3 (如SN74AHC1G32)，第三电阻R4的一端连接至单路反向器闸U2的输出端Y，第三电阻R4的另一端连接至或门逻辑器件U3的第一输入端B、并通过第三电容C4接地，或门逻辑器件U3的第二输入端A连接至其输出端Y、并通过第四电容C5接地，或门逻辑器件U3的GND端接地，或门逻辑器件U3的VCC端接高电平、并通过第二电容C3接地。
[0026]具体实施时，所述缓冲单元30可以为同相缓冲，亦或为反向缓冲输入，用于对所述输入单元10提供的报警信号进行同相缓冲或反向缓冲，之后再将其提供至状态锁定单元20。
[0027]以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
【主权项】
1.一种报警状态锁定电路，其特征在于，包括输入单元以及状态锁定单元，其中: 所述输入单元包括第一电阻(R1)、第二电阻(R2)、第一电容(Cl)以及异或门逻辑器件(U1)，第一电阻(Rl)的一端连接至第一输入信号，第一电阻(Rl)的另一端连接至异或门逻辑器件(Ul)的第一输入端(A)，第二电阻(R2)的一端连接至第二输入信号，第二电阻(R2)的另一端连接至异或门逻辑器件(Ul)的第二输入端(B)，异或门逻辑器件(Ul)的GND端接地，异或门逻辑器件(Ul)的VCC端接高电平、并通过第一电容(Cl)接地，异或门逻辑器件(Ul)的输出端(Y)输出报警信号； 所述状态锁定单元包括第三电阻(R4)、第二电容(C3)、第三电容(C4)、第四电容(C5)以及或门逻辑器件(U3)，第三电阻(R4)的一端连接至异或门逻辑器件(Ul)的输出端(Y)，第三电阻(R4)的另一端连接至或门逻辑器件(U3)的第一输入端(B)、并通过第三电容(C4)接地，或门逻辑器件(U3)的第二输入端(A)连接至其输出端(Y)、并通过第四电容(C5)接地，或门逻辑器件(U3)的GND端接地，或门逻辑器件(U3)的VCC端接高电平、并通过第二电容(C3)接地。
2.如权利要求1所述的报警状态锁定电路，其特征在于，还包括缓冲单元，其中: 所述缓冲单元包括第四电阻(R3)、第五电容(C2)、以及单路反向器闸(U2)，第四电阻(R3)的一端连接至异或门逻辑器件(Ul)的输出端(Y)，第四电阻(R3)的另一端连接至单路反向器闸(U2)的输入端(A)，单路反向器闸(U2)的GND端接地，单路反向器闸(U2)的VCC端接高电平、并通过第五电容(C2)接地，单路反向器闸(U2)的输出端(Y)连接至第四电阻(R4)的一端。
【专利摘要】本实用新型公开了一种报警状态锁定电路。所述报警状态锁定电路包括：包括输入单元以及状态锁定单元，采用本实用新型，当输入单元产生报警信号之后，所述状态锁定单元即将该告警状态锁定。此时，不论所述状态锁定单元包括的或门逻辑器件U3的第一输入端B的输入为高或低电平，所述或门逻辑器件U3的输出端Y的输出都会锁定为高电平，从而实现锁定电平和信号的功能。本实用新型较为简单，成本较低。
【IPC分类】G08B13-00
【公开号】CN204360489
【申请号】CN201420795555
【发明人】陈晓轩
【申请人】深圳怡化电脑股份有限公司, 深圳市怡化时代科技有限公司, 深圳市怡化金融智能研究院
【公开日】2015年5月27日
【申请日】2014年12月15日