专利名称：内容寻址存储器单元的制作方法
技术领域：
本发明涉及一种内容寻址存储器单元，特别是一种三态内容寻址存储(CAM)半单元。
除了随机存取存储器(RAM)起写入和存储数据的作用以外，CAM也搜索和比较被存储的数据，确定数据是否与加到存储器的搜索数据匹配。当新加的搜索数据和已被存储在存储器中的数据匹配时，匹配结果被指示，如果搜索数据与被存储数据不匹配时，失配结果被指示。CAM对于全相关存储记忆例如查找表格和存储器管理单元是特别有用的。
许多流行的应用装置使用三态CAM，它能存储三种逻辑状态。例如，三种逻辑状态是逻辑“0”，逻辑“1”和“随意”。所以这种CAM单元需要两个储存单元以存储逻辑状态，和一个比较电路，其用于比较被储存数据与提供给CAM的搜索数据。
在三态形式中，每个常规的基于SRAM的CAM存储单元包含常规的6个晶体管(6T)SRAM单元。所以，基于SRAM的CAM单元通常使用12个晶体管构成两个6T SRAM单元。也就是说，每个SRAM单元要求2个P沟道晶体管和2个n沟道晶体管形成交叉连接的反相器关系，和另外的2个n沟道晶体管作为位线存取器件。
再有，每个三态CAM存储单元需要4个另加的晶体管，用于实现“同”逻辑电路功能，对搜索数据和被存储数据进行比较。对三态CAM单元而言，在比较电路中一般使用n沟道器件。
以前的技术途径是数据被存储在主存储单元，而在屏蔽存储单元中屏蔽数据。因此，屏蔽存储单元的内容，能使比较电路启动或者不启动。采用这种途径的实例，被列举在美国专利No.6,154,384(颁发给Ntaraj等人)和美国专利No.6,108,227(颁发给Voelkel)中。这种途径虽然从电路的观点来看能起作用，但在试图为CAM单元的元件布局时，困难就会出现。主要问题是CAM单元不是最佳的布局，所占用的硅区域比希望的多。
在技术上也已提出以基于DRAM的CAM。DRAM一般在实体上小于SRAM单元。由于CAM单元的尺寸小很多，因而就给定的面积来说，基于DRAM的CAM单元有能比基于SRAM的CAM存储多得多的数据的优点。但是，由于用来实现基于DRAM的CAM单元的DRAM单元的动态性质，这种单元要求正规的刷新操作，以便保持数据。
美国专利No.6,188,594(颁发给Ong)描述一种仅使用n沟道晶体管的CAM单元。由于P沟道晶体管被消去，仅使用n沟道晶体管在CAM单元中，其尺寸显著地被减少。在CAM单元中使用动态存储而不是静态存储，单元尺寸被进一步减小。所描述的动态CAM单元有至少六个晶体管，并且布局容易紧凑。但如前所述，动态单元要求有规则的刷新操作以保持数据，并且这种刷新电路要占用另加的硅区域。
因此，对基于SRAM的CAM来说，需要实现比现有技术更有效的空间布局，同时保持基于SRAM的CAM的静态特性。
根据本发明的一个方面，提供一种三态内容寻址存储器(CAM)半单元。该CAM半单元包括静态随机存取存储(SRAM)单元，它具有一对用于存储数据值的交叉连接的反相器，和一对用于存取一对互补位线的存取器件。存取器件被连接在这对交叉连接的反相器和这对互补位线的各自的一个之间。该CAM半单元进一步包括一比较电路，其用于比较被存储在所述SRAM单元中的所述数据值和在搜索线上提供的搜索数据值。该CAM半单元有相等数目的n沟道和P沟道器件。
根据本发明的一个方面，提供一种三态内容寻址存储器(CAM)单元，它包括一对静态随机存取存储(SRAM)单元，其中每一个具有一对用于存储数据值的交叉连接的反相器和一对用于存取一对互补位线的存取器件。该CAM单元进一步包括一对比较电路，其中每一个用于比较被存储在所述SRAM单元之一中的所述数据值和在相应搜索线上提供的搜索数据值。该CAM单元有相等数目的n沟道和P沟道器件。
根据本发明的又一方面，该CAM单元仅有一个P+区至n+区的分隔距离。
该三态基于SRAM的CAM单元利用P沟道晶体管作为对SRAM单元的存取晶体管，以改善单元阵列的布局效率。这种实现确保每个单元有均衡数目的P沟道和n沟道器件，同时仍提供优良的功能特征。
图5中所表示的这种实现，其主要问题是晶体管类型之间的不均衡，这导致CAM单元的非最佳布局。特别是，在总计16个晶体管中，只有4个是P沟道器件。另外，单元中所有的n沟道器件需要定位在共用的P扩散区。这个区包括n沟道存取器件508，n沟道交叉连接的反相器506和n沟道比较电路512。不可避免的结果是在交叉连接的反相器晶体管504中，在包含用作上拉器件而留下的两个P沟道的周围造成浪费，而n沟道高度拥挤，使在区域上的布局不均衡。
众所周知，在工业上设计n+至P+空间的布局尺度，一般比典型的CMOS制造工艺中的其他设计布局尺度要大。n+至P+的间隔不能被包含在晶体管之中。因此，单元的高宽比应当做得窄。也就是说，典型单元的较小尺寸是在单元阵列中分隔n沟道和P沟道的P阱的线方向上。这样使在P+至n+的间距中浪费的区域极小。但是，在常规方法中，在n型和P型器件之间实现给定的不均衡是困难的。
通过用P沟道存取器件代替SRAM单元所用的n沟道存取器件，以及提供有效逻辑‘0’激活的字线，而不是有效逻辑‘1’激活的字线，达到减小三态CAM单元区域和CAM单元的最佳化布局的目的。由于n沟道器件的开关速度优于P沟道器件，所以带P沟道存取器件的SRAM单元通常不被用于常规的商品或被嵌入SRAM的应用中。其结果，在常规的SRAM存储器中，开关速度和其他特性受到损害。但是，在CAM单元中，读/写的性能要求比常规SRAM单元低，因为CAM存储器在常规基础上完成的主要任务是搜索和比较功能。
利用P沟道存取器件替代n沟道存取器件，导致全三态CAM单元具有更均衡数量的P沟道晶体管和n沟道晶体管。最好的是在布局上使用8个n沟道器件和8个P沟道器件，而使器件均衡。
参考1，以标号100表示根据本发明实施例的CAM半单元。该半单元100包括互补位线对BL和BL，字线WL，搜索线SL，匹配线ML，交叉连接的反相器晶体管P1、N1、P2和N2，以及P沟道存取器件P3和P4。
P2被连接在正电源电压102与第一节点104之间。N2被连接在第一节点104与地电源电压106之间。P2和N2两者由第二节点108控制。P1被连接在正电源电压102和第二节点108之间。N1被连接第二节点108与地电源电压106之间。P1和N1两者由第一节点104控制。
第一节点104通过存取晶体管晶体管P3被连接至位线BL。P3受字线WL控制。第二节点108通过存取晶管P4连接至位线BL。P4也受字线WL控制。P沟道存取器件P3和P4有选择地将交叉连接的反相器连接至读/写数据的互补位线BL和BL。
匹配线ML通过串行连接的晶体管N3和N4被连接至地。N4由搜索线SL控制，N3由第二节点108控制。如从
图1已看出的，与现在技术方法讨论的两个P沟道晶体管和六个n沟道晶体管不同，这里是四个P沟道晶体管和四个n沟道晶体管。
参考图2，以标号200表示根据本发明实施例的全三态CAM单元。全三态的CAM单元包括8个P沟道晶体管和8个N沟道晶体管。为了方便，全三态CAM单元的第一SRAM单元部件的晶体管，是以与图1中相对应的晶体管相同的标号标示的。对于该CAM单元的第二SRAM单元的部件，分别以P12、N12、P11和N11标示交叉连接的反相器的晶体管，P13和P14标示存取晶体管，N14和N13标示串行连接在匹配线ML与地之间的晶体管。要注意，全三态CAM单元具有两对互补的位线BL1，BL1和BL2和BL2，以及两条搜索线SL1和SL2。
现在描述图1中所示的全三态CAM单元200的一般操作。为了执行写操作，将被存储在CAM单元中的数据被加载到位线对BL1、BL1和BL2、BL2。字线WL被确定为有效逻辑‘0’接通P沟道存取晶体管P3、P4、P13和P14。从而在互补位线对上传输的数据被写入两个SRAM单元，并且字线被去除确定。
对于读操作，互补位线对被预预充电至VDD/2。字线被确定为有效逻辑‘0’，来自SRAM单元的数据在位线对上被读取。然后，该数据传送至数据总线(未示出)。
关于搜索和比较操作，匹配线被预充电到逻辑‘1’，并且数据被放置在搜索线SL1和SL2。一般来说，以这样一种方式来提供搜索数据和被存储的数据，即在失配情况下，匹配线上的状态发生改变。较可取的是匹配线状态的改变用于失配而不是用于匹配，因为失配是很偶尔出现的。所以，匹配线状态的改变，将是偶尔出现的，减少了因对匹配线放电的电源消耗。匹配线ML被预充电至逻辑‘1’，失配使匹配线放电至地，反之，在匹配的情况下，匹配线的状态不发生改变。另外，在另一种匹配线感知方法中，匹配线被预充电至逻辑‘0’，并用一个器件(比用两个串联器件弱)上拉，进行匹配检测，保持匹配线在逻辑‘0’。
如果CAM单元200存储逻辑‘1’于左侧SRAM单元，而存储逻辑‘0’于右侧SRAM单元，SL1具有逻辑‘1’，而SL2具有逻辑‘0’，失配将产生如下结果。左侧SRAM单元的输出提供逻辑‘1’给晶体管N3，将它接通。搜索线SL1提供逻辑‘1’给晶体管N4，将它接通。因为N3和N4两者都接通，它们提供一条使匹配线ML向地放电的通路，因此指示失配。
如果CAM单元在左侧SRAM单元存储逻辑‘0’，而在右侧SRAM单元存储逻辑‘1’，匹配条件将产生如下结果。左侧CRAM单元的输出向晶体管N3的控制极提供逻辑‘0’，使它保持断开，搜索线SL1向晶体管N4的控制极提供逻辑‘1’，使它接通。但是，由于N3和N4是串行连接的，所以使匹配线ML向放电的通路不存在。类似地，右侧SRAM单元向晶体管N13提供逻辑‘1’，使它接通。搜索线SL2向晶体管N14提供逻辑‘0’，使它保留断开。因此，类似于左侧SRAM单元，晶体管L13和N14不提供匹配线ML向地放电的通路。结果，匹配线仍保持充电至逻辑‘1’，指示匹配条件。
如果CAM单元在右侧和左侧的SRAM两者，都存储逻辑‘0’，则‘随意’状态存在。每个SRAM单元的输出产生逻辑‘0’。逻辑‘0’被提供给晶体管N3和N13的控制极，确保匹配条件被检测，而不管搜索线SL1，SL2是否提供数据，匹配线保持不变。
这个基本操作的描述，只复盖一种可能的匹配线检测原理。但是，其他的一些方法，包括那些在该领域技术上通用的以及特许的方法，在不违背发明范围的情况下也可能被实现。
参考图3，以标号300表示本发明另一个实施例。在本实施例中，SRAM单元的存取器件N23、N24、N33、N34是n沟道器件，而比较电路的晶体管P23、P24、P33、P34是P沟道器件。这里的操作与图2所示的实施例的操作类似，利用对于不同极性的器件反相的适当电压，这对于本领域熟练的技术人员来说是显而易见的。例如，字线WL被确定为有效逻辑‘1’。再有，匹配线ML是逻辑“0”，失配使匹配线ML充电为逻辑“1”。
参考图4，以标号400表示根据本实施例的三态CAM半单元的布局。布局400与图1中所表示的电路100相对应。为了方便，图1中的晶体管标志即P1、P2、P3、P4、N1、N2、N3和N4被用于指示布局400中的相应区域。在布局400中，虚线包围的区域代表半导体区405(例如扩散或离子注入区)。这些区域包括P型激活区405a和n激活区405b。粗实连续线包围多晶硅层410，而细实连续线包围金属1层420。金属1层420提供多个金属接触点404之间的互连。金属接触点404用其中有X符号的方框表示。值得特别注意的是金属1层420的连接被用于由P2、N2、和P1、N1形成的交叉连接的反相器。其他较高位的金属层(一般有几个金属层)为简单起见未作图示。这些包括搜索线SL，互补的位线BL和BL，它们在金属3 M3层。这些和其他层对熟练的技术人员来说将是清楚的。
如在图4中能看出的，P沟道器件P1、P2、P3和P4在图的上部组成一组，使用单一的n阱，而n沟道器件N1、N2、N3和N4在图的下部成组，使用单一的P阱。这种组合导致单元面积上的很好的均衡使用。再有，比较电路N3和N4在空间上是与存取器件P3和P4隔开的，这能就所希望的窄的高宽比，产生很好压缩的有效布局。对于整个单元，只需要一个P+区到n+区的分隔距离，这不同于现有技术方法，现有技术要求至少两个从P+区到n+区的分隔距离。上述布局的进一步的优点包括，在至存取晶体管(P3，P4)的连接的相对端，有至搜索晶体管(N3，N4)的连接。这个分隔距离缓和了金属上层的拥挤。还有，该单元接近了由晶体管几何尺寸、局部互连(或金属层1)和上面的多个金属层方面同时设置的最小宽度。
最小宽度和改进的高宽比，意味着较小的面积和缩短的匹配线长度，这对于增加速度和减少功率消耗是重要的。分析报告显示使用0.13μm纯逻辑处理的现有技术方法所利用的单元尺寸，比利用根据本发明的布局实现的单元超过大约40％。
尽管已参考特定实施例对本发明作了描述，对熟练的技术人员来说，在本发明的精神的范围内，能够做出各种修改是显而易见。
权利要求
1.一种三态内容寻址存储(CAM)半单元，其中包括(a)静态随机存取存储(SRAM)单元，其具有i一对用于存储数据值的交叉连接的反相器；和ii一对存取器件，每个被连接在所述交叉连接的反相器和一对互补的位线的有关之一之间，所述存取器件用于存取所述互补的位线对；(b)比较电路，其用于比较被存储在所述SRAM单元中的所述数据值和在搜索线上提供的搜索数据值，所述CAM半单元具有相等数目的n沟道和P沟道器件。
2.如权利要求1所述的CAM半单元，其特征在于所述交叉连接的反相器包括一对n沟道器件和一对P沟道器件。
3.如权利要求2所述的CAM半单元，其特征在于所述存取器件对包括P沟道器件，所述比较电路包括n沟道器件。
4.如权利要求2所述的CAM半单元，其特征在于所述存取器件对包括n沟道器件，所述比较电路包括P沟道器件。
5.一种三态内容寻址存储(CAM)半单元，其中包括(a)一对静态随机存取存储(SRAM)单元，每个所述SRAM单元具有i一对用于存储数据值的交叉连接的反相器；和ii一对存取器件，每个被连接在所述交叉连接的反相器和一对互补的位线的有关之一之间，所述存取器件用于存取所述互补的位线对；(b)一对比较电路，每个用于比较被存储在所述SRAM单元之一中的所述数据值和在相关搜索线上提供的搜索数据值，所述CAM半单元具有相等数目的n沟道和P沟道器件。
6.如权利要求5所述的CAM半单元，其特征在于所述交叉连接的反相器包括一对n沟道器件和一对P沟道器件。
7.如权利要求6所述的CAM半单元，其特征在于所述存取器件对包括P沟道器件，所述比较电路包括n沟道器件。
8.如权利要求6所述的CAM半单元，其特征在于所述存取器件对包括n沟道器件，所述比较电路包括P沟道器件。
9.如权利要求1所述的CAM半单元，其特征在于所有P沟道器件形成在一个n阱区中，所有n沟道器件形成在一个P阱区中。
10.一种三态内容寻址存储(CAM)半单元，其中包括(c)静态随机存取存储(SRAM)单元，其具有iii一对用于存储数据值的交叉连接的反相器；和iV一对存取器件，每个被连接在所述交叉连接的反相器和一对互补的位线的有关之一之间，所述存取器件用于存取所述互补的位线对；(d)比较电路，其用于比较被存储在所述SRAM单元中的所述数据值和在搜索线上提供的搜索数据值，所述CAM半单元只具有一个P+区至n+区的分隔距离。
全文摘要
一种三态内容寻址存储(CAM)单元,包括一对静态随机存取存储(SRAM)单元,它们每个都包括一对用于存储数据值的交叉连接的反相器,和一对用于存取位线互补对的存取器件。CAM单元进一步包括一对比较电路,各用于比较被存储在所述SRAM单元中的所述数据值和在相应搜索线上提供的搜索数据值。CAM单元有相等数目的n沟道器件和P沟道器件。CAM单元用P沟道晶体管作为至SRAM单元的存取晶体管,以改善单元阵列的布局效率。这种实现,确保每个单元有均衡数目的P沟道和n沟道器件,同时仍提供优良的功能特征。
文档编号G11C15/04GK1381849SQ0210620
公开日2002年11月27日 申请日期2002年4月3日 优先权日2001年4月3日
发明者理查德·福斯 申请人:睦塞德技术公司