专利名称：保护电路的制作方法
技术领域：
本发明涉及到一种形成于半导体集成电路中的保护电路。
背景技术：
半导体集成电路通常具有一个冗余电路，用以解除衬底中的晶格缺陷和制造过程中产生的缺陷。例如，在诸如DRAM这样的半导体存储器中，除正规存储单元阵列之外，还形成了冗余存储单元阵列。具有冗余存储单元阵列的半导体存储器包括大量保护电路，用以存储表明存储单元阵列的地址的各个位。传统上使用多晶硅作为构成保护电路的保险丝的材料，但最近也经常用像铝或铜这样的材料。
当存储单元阵列有缺陷时，在测试过程中预定保护电路的保险丝根据有缺陷存储单元阵列的地址而熔断(程式化)。保险丝被，例如，激光照射熔断。
当该半导体存储器的电源接通时，这种保护电路输出指示保险丝熔断状态的保险信号。然后，该半导体存储器根据保险电路的状态而禁用有缺陷存储单元阵列，并启用冗余存储单元阵列。也就是，有缺陷存储单元被解除了。这样，根据保险电路中的程式化地址而解除有缺陷存储单元，由此提高了产率。
应该提到的是，与多晶硅构成的保险丝相比，金属构成的保险丝更难熔断。由于这个原因，可能出现金属构成的保险丝没有被单一的激光照射彻底切断的情况。即使保险丝没有被彻底切断，可以确定当保险丝的阻值超过一个预定值时保险丝熔断。因此，保险电路正常工作。
然而，当保险丝是由金属构成的时，如果保险丝没有彻底切断，则由于保险丝两端的电压差而出现一种厚度不均匀现象(growbackphenomenon)。厚度不均匀现象意味着保险丝的阻值由于电迁移等等而逐渐降低。
当保险丝的阻值降低到等于或小于由于厚度不均匀而确定的值时，保险电路确定保险丝没有熔断并输出保险信号。因此，当上面这样的现象发生时，有缺陷存储单元阵列没有彻底解除，而且在上述半导体存储器中出现故障。
为防止厚度不均匀，由金属构成的保护电路通常通过，例如，执行两次熔断过程而彻底切断保险丝。然而，与逻辑LSI等相比，像DRAM这样的半导体存储器具有更大量的保险丝。为此，其缺点在于执行两次熔断过程增加了测试过程中的处理时间。
发明内容
本发明的一个目的在于提供一种即使在长期使用下特性也不会改变的保护电路。
本发明的另一个目的在于缩短熔断该保护电路中的保险丝的时间。
根据本发明的保险电路的方面之一，在第一节点和第二节点之间连有一根保险丝。在第一节点和第一供电线路之间连有第一开关。在第二节点和第二供电线路之间连有第二开关。在第一节点和第二供电线路之间连有一个负载元件。在第二节点和第三节点之间连有第三开关。在第三节点上连有保持电路。保持电路保持第三节点的电平并输出所保持的电平作为指示保险丝熔断状态的保险信号。
第一开关在第一周期开启，将第一节点和第一供电线路相连。第二开关在第一周期之前和之后开启，并在第一周期关闭。第三开关在第一周期的第一半开启，并在第一周期的第二半关闭。在第三开关的某一周期，第二节点的电平被传递给第三节点。
在保险丝没有熔断的情形中，通过第一开关的开启，第二节点的电平变成第一供电线路的电平。由于第三开关已在第一周期的第一半开启，第二节点的电平被传递给第三节点。保持电路保持第一供电线路的电平(指示保险丝没有熔断)，并输出所保持的电平作为保险信号。
第三开关在第一周期的第二半关闭。在第一周期结束之后，第一节点和第二节点的电平通过流过负载元件的电流或第二开关的开启而固定在第二供电线路的电平上。在第三开关关闭的这一点上，有可能防止第二节点(第二供电线路的电压)和第三节点(第一供电线路的电压)之间的短路。从而防止保持电路中的数据(电平)破坏，及保护电路的故障。
与此同时，在保险丝熔断的情况中，即使第一开关开启，第一节点的电平也没有传递到第二节点。因此，第二节点的电平保持在第二供电线路的电平上。由于第三开关在第一周期的第一半开启，第二节点的电平被传递给第三节点。保持电路保持第二供电线路的电平(指示保险丝熔断)，并输出所保持的电平作为保险信号。其后，第二开关开启，由此第二节点的电平被固定在第二供电线路的电平上。进一步，第一节点的电平被流过负载元件的电流固定在第二供电线路的电平上。
这样，在第一周期结束之后(在保持电路保持电平之后)，保险丝的两端(第一和第二节点)之间的电压差变为0V，无论保险丝是否熔断。所以，即使在熔断的保险丝没有彻底切断时，也有可能防止电迁移等造成的厚度不均匀的发生，并防止保险丝阻值的逐渐降低。换句话说，即使在长时间使用下，保护电路的特性也不会恶化。这使得防止保护电路错误输出保险信号及防止该保护电路形成于其中的半导体集成电路的故障成为可能。
即使在保险丝没有彻底切断时厚度不均匀也不会发生，所以对该保护电路只要一次保险丝熔断就足够了。从而可以缩短测试过程等中的保险丝熔断时间。
根据本发明的保险电路的另一方面，将本发明应用到具有金属构成的保险丝的保护电路中，即使熔断保险丝没有彻底切断，也能可靠地防止电迁移等造成的厚度不均匀的发生。
根据本发明的保险电路的另一方面，负载元件以负载晶体管的形式在第一周期之后开启。由于负载元件为晶体管形式，第一节点的电平可在第一周期之后需要的时候变成第二供电线路的电平。结果，第一周期结束之后保险丝两端的电压差可以迅速变为0V。
根据本发明的保险电路的另一方面，负载元件为电阻器形式。电阻器形式的负载元件可以在不使用控制信号的情况下让第一节点的电平变成第二供电线路的电平。结果，可以减少大量信号线。
结合附图阅读下面的详细描述将使本发明的特性、原理和实用更为明显，附图中相同部分用相同的参考号数标明，其中图1为一幅电路图，示出了根据本发明的保护电路的第一实施方案；图2为一幅时间图，示出了第一实施方案的保护电路的运作；图3为一幅电路图，示出了根据本发明的保护电路的第二实施方案；以及图4为一幅时间图，示出了第二实施方案的保护电路的运作。
具体实施例方式
在下文中，将参照
本发明的实施方案。
图1示出了根据本发明的保护电路的第一实施方案。在DRAM中形成了大量保护电路。这些保护电路中的每一个分别存储包括有缺陷存储单元在内的存储单元阵列一个地址的各个位。基于存储于保护电路中的信息，选择冗余存储单元列阵来代替有缺陷存储单元列阵。
保护电路包括一个pMOS晶体管10(第一开关)、一个铝制保险丝12、一个nMOS晶体管14(第二开关)、一个nMOS晶体管16(负载晶体管)、一个CMOS传输门18(第三开关)和一个保持电路20。
pMOS晶体管10、保险丝12和nMOS晶体管14串连于供电线路VDD(第一供电线路)和地线VSS(第二供电线路)之间。pMOS晶体管10的栅极接收输入信号INA。nMOS晶体管14的栅极接收输入信号INC。nMOS晶体管16连接于与pMOS晶体管10和保险丝12相连的节点ND1(第一节点)和地线VSS之间。nMOS晶体管16的栅极接收输入信号INB。输入信号INA、INB、INC、IND和/IND由通电重接电路(没有示出)产生，该电路形成于DRAM中，在通电时工作。
CMOS传输门18和保持电路20串联于连接保险丝12和nMOS晶体管14的节点ND2(第二节点)和输出终端FUSE之间。CMOS传输门18在互补的输入信号IND和/IND分别位于高电平和低电平时开启，以将节点ND2连接到保持电路20的输入(节点ND3)上。保持电路20包括用来锁存节点ND3的电平的锁存器20a和缓冲器20b(反相器)。缓冲器20将锁存器20a的输出反转，并输出反转的电平作为指示保险丝12熔断状态的保险信号FUSE。
图2示出根据第一实施方案的保护电路的运作。在该实例中，当DRAM的电源开启时，通电重接电路工作以输出输入信号INA、INB、INC、IND和/IND。输入信号INA和INC仅在电源开启后的第一周期P1期间变为低电平(图2(a)和(b))。输入信号INB在第一周期P1之后从低电平变为高电平(图2(c))。输入信号IND和/IND在第一周期P1期间从高电平变为低电平(图2(d))。
电源开启之后的瞬间，输入信号INA、INB、INC和IND分别位于高电平、低电平、高电平和高电平。因此，pMOS晶体管10、nMOS晶体管14和16以及CMOS传输门18分别为关闭、开启、关闭以及开启。由于nMOS晶体管14为开启，所以节点ND2保持在低电平(图2(e))。
首先，说明保险丝12没有熔断的情况下的运作。由于保险丝12没有熔断，节点ND1在nMOS晶体管14开启时变为低电平(图2(f))。节点ND3在CMOS传输门18开启时变为低电平(图2(g))。保持电路20的锁存器20a锁存节点ND3的电平，并反转锁存的电平。缓冲器20b进一步反转锁存器20a的输出，并将其输出作为位于低电平的保险信号FUSE(图2(h))。
其次，作为输入信号INA和INC变为低电平的响应，pMOS晶体管10开启而nMOS晶体管14关闭。由于这些运作，节点ND1变为高电平(图2(i))。由于保险丝12没有熔断，节点ND2变为高电平(图2(j))。进一步，由于CMOS传输门18开启，节点ND2的电平被传递给节点ND3(图2(k))。锁存器20a将节点ND3的电平反转，缓冲器20b将保险信号FUSE从低电平变为高电平(指示保险丝12没有熔断的电平)(图2(l))。
CMOS传输门18同步于输入信号IND变为低电平而关闭。即使在此之后节点ND2的电平改变了，保持电路20中所保持的电平也不会改变。
其次，作为输入信号INA和INC变为高电平的响应，pMOS晶体管10关闭而nMOS晶体管14开启。由于这些运作，节点ND1和ND2变为低电平(图2(m)和(n))。这时，由于CMOS传输门18关闭，保持于保持电路20中的节点ND3的高电平没有传递给节点ND2。即，有可能防止节点ND2的低电平和节点ND3的高电平之间的冲突，并防止保护电路的故障。
其次，作为输入信号INB变为高电平的响应，nMOS晶体管16开启。nMOS晶体管14已经是开启的，所以节点ND1和ND2的电平不发生变化。
同时，在保险丝12熔断的情况下，pMOS晶体管10和nMOS晶体管16在第一周期P1之前就已经关闭，由此节点ND1位于高电平或位于低电平。节点ND2和ND3以及保险信号FUSE的电平与保险丝12没有熔断时相同。
其次，作为输入信号INA和INC变为低电平的响应，pMOS晶体管10开启而nMOS晶体管14关闭。由于这些运作，节点ND1变为高电平(图2(o))。由于保险丝12熔断，节点ND1的电平没有传递给节点ND2。所以，节点ND2保持在低电平(图2(p))。
由于CMOS传输门18开启，节点ND2的低电平被锁存器20a通过节点ND3锁存。因此，保险信号FUSE的电平没有改变(图2(q))。CMOS传输门18在第一周期P1的第二半关闭。
其次，作为输入信号INA和INC变为高电平的响应，pMOS晶体管10关闭而nMOS晶体管开启。节点ND2已经位于低电平，所以节点ND1和ND2的电平不会改变(图2(r))。
其次，作为输入信号INB变为高电平的响应，nMOS晶体管16开启。nMOS晶体管16的开启使节点ND1的电平变为低电平(图2(s))。此后，输入信号INB保持为高电平，而保险丝12两端的电压差总是0V，只要有供电电压加在DRAM上。所以，即使在保险丝12没有彻底切断并作为一个高电阻工作时，由于电迁移等产生的厚度不均匀也不会发生。结果，即使当DRAM长时间工作中电源反复开启许多次，从保险电路输出的保险信号FUSE的电平也不改变，并能防止DRAM的故障。
正如上面所描述的，根据本发明，CMOS传输门18在第一周期P1的第二半关闭。因此，当保险丝12熔断时，有可能防止第一周期结束之后节点ND2和节点ND3之间的短路。所以，有可能防止保护电路故障。
保持电路20保持指示保险丝12熔断状态的信息之后(第一周期P1结束之后)，nMOS晶体管16开启，由此允许保险丝12两端的电压差成为0V。所以，有可能防止厚度不均匀的发生，并防止保险丝12的阻值逐渐降低，即使在熔断保险丝没有彻底切断时。结果，有可能防止保护电路输出不适当的保险信号FUSE，并防止保险电路形成于其中的DRAM的故障。本发明的该应用尤其在保险丝12由像铝这样容易导致厚度不均匀的金属构成时极为有效。
由于厚度不均匀的发生即使在金属构成的保险丝12没有彻底切断时也能被防止，所以在DRAM的测试过程中每个保险丝12只需熔断一次。结果，有可能缩短测试过程等中保险丝12的熔断时间。
由于节点ND1和地线VSS通过nMOS晶体管16相连，有可能在第一周期P1之后需要的时候将节点ND1接地。结果，有可能允许保险丝12两端的电压差在第一周期P1结束之后马上变为0V。
图3示出了根据本发明的保护电路的第二实施方案。相同的数字和符号表示第一实施方案中相同的元素，并省略其详细说明。
根据该实施方案，安排一个高阻值的电阻器22代替图1中所示的nMOS晶体管16。即，电阻器22连接在节点ND1和地线VSS之间。不产生第一实施方案中的输入信号INB。电阻器22通过使用，例如，扩散层的电阻(扩散电阻)而形成。结构的剩余部分与第一实施方案相同。
图4示出了根据第二实施方案的保护电路的运作。关于那些与上述第一实施方案相同的运作的说明将被省略。当DRAM的电源开启时，在此实例中通电重接电路同样工作输出输入信号INA、INC、IND和/IND。作为输入信号INA变为低电平的响应，节点ND1的电平变为高电平(图4(a)和(b))。
在保险丝12没有熔断的情况下，pMOS晶体管10在第一周期P1期间开启，因此节点ND1和ND2的电压保持在高电平(图4(c))。此后，作为输入信号INC变为高电平的响应，节点ND1和ND2的电平变为低电平(图4(d))。所以，与第一实施方案类似，有可能防止节点ND2的低电平和节点ND3的高电平之间的冲突，并防止保护电路的故障。
同时，在保险丝12熔断的情况下，节点ND2的电平没有传递给节点ND1，因此在第一周期P1之后，节点ND1的电平通过电阻器22逐渐变为低电平(图4(e))。结果，保险丝12两端之间的电压差总是为0V。所以，与第一实施方案类似，即使在保险丝12没有彻底熔断并作为一个高电阻工作时，电迁移等导致的厚度不均匀也不会发生。结果，从保护电路输出的保险信号FUSE的电平不会改变，并能防止DRAM的故障。
在本实施方案中，也能获得与上述第一实施方案相同的效果。进一步，根据本实施方案，将节点ND1接地的负载元件与电阻器22一起形成，所以，无需使用控制信号(根据第一实施方案的输入信号INB)。结果，有可能减少信号线的数量。
顺便提及，在上面的实施方案中，说明了用铝构成保险丝的实例。本发明并不仅限于上面的实施方案。例如，即使保险丝由另一种金属——例如铜等——构成，也能获得相同的效果。
本发明并不仅限于上面的实施方案，只要不违反本发明的精神和范围，各种调整都是可行的。对部分或所有成分的任何改善都是可行的。
权利要求
1.一种保护电路，包含一根连接第一节点和第二节点的保险丝；连接于所述第一节点和第一供电线路之间的第一开关，用以在第一周期期间开启；连接于所述第二节点和第二供电线路之间的第二开关，用以在所述的第一周期期间关闭，在第一周期之前和之后开启；连接于所述第一节点和第二供电线路之间的负载元件，至少在所述第一周期之后导电；连接于所述第二节点和第三节点之间的第三开关，用以在所述第一周期期间从开启状态转换为关闭状态；以及与所述第三节点相连的保持电路，用以保持所述第三节点的电平并输出所保持的电平作为指示所述保险丝熔断状态的保险信号。
2.根据权利要求1的保护电路，其中所述保险丝由金属构成。
3.根据权利要求1的保护电路，其中所述负载元件为负载晶体管，在所述第一周期之后开启。
4.根据权利要求1的保护电路，其中所述负载元件为电阻器。
全文摘要
一旦通过第三开关在第一周期的第一半接收到第二节点的电平，保持电路马上将其输出作为指示保险丝熔断状态的保险信号。由于第三开关在第一周期的第二半关闭，其后发生的第二节点的电平改变不会影响保持电路中的数据，由此防止了保持电路的故障。由于保险丝熔断，第一节点的电平在第一周期之后固定在第二供电线路的电平上。这消除了保险丝两端的电压差，由此防止了厚度不均匀。没有厚度不均匀发生使得即使保险丝没有彻底切断，保险电路也只需要一次保险丝熔断就足够了。因此缩短了测试过程中熔断保险丝的时间。
文档编号G11C11/401GK1420499SQ0212618
公开日2003年5月28日 申请日期2002年7月18日 优先权日2001年11月20日
发明者森胜宏, 藤冈伸也, 新实正博 申请人:富士通株式会社