专利名称：存储设备的制作方法
技术领域：
本发明涉及一种存储设备，用于通过改变两个电极之间的电极间材料层的电气特性来写数据(信息)。
背景技术：
通常，作为易于以简单结构形成的存储元件，人们已经知道有微电子可编程元件(PCT国际专利申请公开No.2002-536840的日文译本)。在此元件中，通过施加给定的电压来电离含于两个电极间的电极间材料层中的银(Ag)，并使电离的银移动以便为电子之类形成导电路径，并由此改变上述的两个电极间的电阻，从而写数据。
为了便于说明起见，在此元件中，将在施加电压以前两个电极间的高电阻状态定为数据“0”的存储状态，而在两个电极间的低电阻状态定为数据“1”的存储状态，这个低电阻状态是由于施加了电压而导致金属离子沿相对的电极方向扩散而产生的。此外，将元件从高电阻状态改变到低电阻状态的操作称之为写操作，而从低电阻状态回到高电阻状态的操作称之为擦除操作。
在常规的存储元件中，已经公开的是，在写操作之后进入低电阻状态的导电路径的电阻值是大约200Ω，在擦除操作后进入高电阻状态的电极间材料层的电阻值为1M(兆)Ω或更大。此外，还要说明的是，在写操作时，通过任意限定施加到存储元件上的电流值，能够在大约200Ω的低电阻状态和1M(兆)Ω或更大的高电阻状态之间任意地产生电阻值。
然而，只要，例如，由写操作而造成的电阻变化率足够，并不允许使由写操作产生的电阻值无限制地增大。
这就是说，在常规的存储元件中，必要的是，在施加写电压时，在其上发生电阻变化的电压(阈电压)是0.2V，而在读取所写的数据时，要施加的电压(读电压)小于0.2V，以免在存储元件中产生不希望的电阻变化。因此，例如，在构造高电阻值状态(数据“0”的存储状态)为10MΩ和低电阻值状态(数据“1”的存储状态)为1MΩ的存储元件时，即使施加最大0.2V的电压，其流过的电流也分别仅为0.02μA和0.2μA。当这些电流流到例如1KΩ的负载电阻上以转换到电压时，两者之间的电压差仅为0.2mV。然而，在背景技术中，是难于通过检测这样小的电压差来读取所写的数据的。
发明内容
鉴于这样的问题，本发明的目的是提供存储设备，它能够通过规定在写操作时的条件来容易并精确地读取所写的数据。
根据本发明的存储设备是这样的存储设备，它包括存储单元阵列，其中，由存储元件和晶体管构成的存储单元排列在多个行和多个列中，所述存储元件能够通过将电阻值改变为至少高电阻和低电阻两个状态来存储多个数据，所述晶体管用于控制对存储元件的存取；用于控制存取存储单元的控制装置，该控制装置有通过字线(word line)与存储单元阵列中的多个存储单元相连接的行地址解码器以及通过位线与多个存储单元相连接的列地址解码器；用于向存储单元施加给定(读)电压的电源装置，该电源装置包括第一和第二电源线；还有用于检测存储在存储单元中的数据的传感放大器；还有负载电路，用于将在读操作时通过存储单元流到位线上的电流转换为电压，其中，当存储元件处于高电阻状态时，将其电阻值表述为R_mem_high；当存储元件处于低电阻状态时，将其电阻值表述为R_mem_low1；将负载电路的电阻值表述为R_load；把第二电源线的电压设置为基准电压，将用于读操作的、施加在第一电源线和第二电源线之间的读电压表述为Vread；将在其上发生存储元件电阻值变化的阈电压表述为Vth_critical，产生低电阻状态，使得在将数据写入到存储单元中时满足下列的公式(1)和(2)的关系公式(1)R_mem_low1≤{Vread*R_mem_high/(R_mem_high+R_load)-0.01}*R_load/{Vread*R_mem_high/(R_mem_high+R_load)*R_load/R_mem_high+M(M是给定的值，例如，0.01)}公式(2)Vread*R_mem_high/(R_mem_high+R_load)≤Vth_critical作为构成存储单元的存储元件，使用这样的存储元件，它包括第一电极；与第一电极相对设置的第二电极；配备在第一电极和第二电极之间的、含有氧化还原反应活性材料的、能够传导电子或离子的电极间材料层，其中，将电压施加给第一电极和第二电极，并由此改变第一电极和第二电极之间的电气特性，并记录信息。
能够应用下面的公式(3)来代替上面的公式(1)和(2)公式(3)R_mem_low1≤{Vth_critical-M}*R_load/{Vth_critical*R_load/R_mem_high+M(M是给定的值)}在根据本发明的存储设备中，通过在对选定的存储单元的写操作中满足上述的公式(1)、(2)、或上述的公式(3)的关系，能够准确地读出所写的数据。
根据本发明的存储设备，在对选定的存储单元的写操作中要设置特定的条件。从而能够容易而准确地读取数据。
下面将进一步充分说明本发明的其它的目的、特征和优点。
图1A和图1B是横截面图，此图示出了根据本发明的实施例的存储元件的构造。
图2是使用图1A和图1B中的存储元件的存储设备的电路结构图。
图3是图2所示的存储设备中的读电路的结构图。
图4是说明读电路操作的示意图。
具体实施例方式
以下，参照附图来详细说明本发明的实施例。
图1A示出了根据本发明的第一实施例的存储设备的主要部分的结构。尽管图中没有示出，但是，该存储设备是由排列在例如矩阵状态中的多个存储元件构成的。一个存储元件有这样的结构，在此结构中，电极间材料层13夹在电极11(第一电极)和电极12(第二电极)的对(pair)之间，这一对电极在衬底10的上方是相对设置的。此外，该存储元件包括电压施加装置(未示出)，用于将给定的电压施加到电极11和电极12上。电极11和电极12之间的电极间材料层13的周围包有层间绝缘膜(未示出)。对于多个存储元件中的每个而言，相应地排列有源(active)器件(晶体管)(未示出)，用以控制对每个元件的电气存取，并由此构建成存储单元100。
电极间材料层13位于电极11和电极12之间并具有离子传导性。例如，电极间材料层13是由具有无定形薄膜的原(parent)材料的物质制成的，所述薄膜含有诸如氧(O)、硫(S)、硒(Se)和碲(Te)的硫族元素化物材料、以及由锗(Ge)、硅(Si)、锑(Sb)和铟(In)组成的组中的至少一个，所述物质例如GeSbTeGd。其膜厚度可以是例如50nm。用例如溅射(sputtering)方法，然后例如在氮和氧的混合气氛中进行退火(annealing)处理，来形成电极间材料层13。
电极11是由例如银(Ag)或铜(Cu)制成的。同时，电极12是由例如膜厚度为100nm的钛钨(TiW)层制成的。电极11和电极12的每个膜厚度可以是用于普通半导体器件中的膜厚度。其中，例如，电极11的膜厚度为50nm，电极12的膜厚度为100nm。
在此实施例中，氧化还原反应活性材料(氧化还原活性物质(species))14含于例如电极11中，其状态为该氧化还原反应活性材料溶解或分散在电极11中。在写(或擦除)数据的时候，该氧化还原反应活性材料14根据施加在电极11和电极12上的电压的状态而被氧化或还原。其结果如图1B所示，在电极11和电极12之间形成或消失电子或离子的导电路径15。
就氧化还原反应活性材料14而言，例如，可以列举的金属诸如银(Ag)、铜(Cu)、镍(Ni)、钴(Co)、铬(Cr)、钛(Ti)、钽(Ta)、铁(Fe)、铝(Al)和钒(V)，可以列举的半导体材料诸如硅(Si)和锗(Ge)。此外，氧化钨(WO3)的还原剂(HxWO3)和钒(V)的氧化物都具有相似的功能，因此可以用作为氧化还原反应活性材料14。下面将通过氧化还原反应活性材料14的氧化而得到的阳离子称为溶出(elution)离子。在银的情况下，阳离子(溶出离子)是单价的Ag+。
其中，氧化还原反应活性材料14含于电极11之中。然而，氧化还原反应活性材料14也能含于电极12或电极间材料层13之中。
在本实施例的存储设备中，将给定的电压施加到在图1A所示的状态中的电极11和电极12上。从而，如图1B所示，活性物质从含有氧化还原反应活性材料14的溶出电极(电极11)侧被电离并溶出，并向着相对电极(电极12)的方向移动，然后接收来自电极12侧的电子并再次沉积，或者与电子再次结合发生沉积，这些电子是从电极12侧流出，并经过在两电极11和12之间的高电阻状态下的电极间材料层13。其结果是，形成了电子或离子从电极12侧传导到电极11侧的导电路径15，并写数据。这样的基本机制类似于常规的存储设备的机制。
下面，将与上述的常规存储设备特征相比，来说明本实施例的存储设备的特征。
首先，将要详细说明对于常规的存储设备的写数据和擦除数据的操作机制和重要事项。在此存储设备中，在施加电压之前在两个电极之间的电阻为高电阻的状态称之为“断电状态”(数据“0”)，由于施加电压而使金属离子在相对电极的方向上扩散而使得在两个电极之间的电阻为低电阻的状态称之为“通电状态”(数据“1”)。将元件从高电阻状态改变到低电阻状态的操作称之为写操作，而从低电阻状态返回到高电阻状态的操作称之为擦除操作。
就此存储设备的结构而言，在前述的PCT国际专利申请公开No.2002-536840的日文译本中，除了其中只有由离子导体制成的电极间材料层存在于两个电极间的结构而外，还公开了另一种结构，在此结构中，位垒层和电极间材料层一起存在于两个电极之间。在这些例子中，所施加的用于写和擦除操作的电压以及由此产生的重要事项列举如下(1)在施加等于或大于某个阈电压的电压的时候产生写操作。
(2)在其上产生写操作的阈电压约等于该系统的氧化还原电位。
(3)上述的阈电压是几百mV，大概从200mV到300mV。
(4)在施加等于或大于上述阈值的电压的时候，离子向相对电极的方向移动，并在相对电极的邻近形成了电沉积(导电路径)。其结果是，在两个电极间的电阻变成为低电阻状态。
(5)如果在写操作的相对方向上施加的电压等于或大于写操作时的阈电压，就产生了读操作。
(6)如果施加等于或大于上述阈值的电压，所沉积的电物质就会被溶解并消失。其结果是，两个电极间的电阻就回到了高电阻状态。
在其中有位垒层的结构的情况下，公开了阈电压为1.4V的电流和电压特性的关系曲线图。与此同时，说明了通过施加足够的、等于或大于阈电压的擦除电压来进行擦除操作的情况。这就是说，需要施加等于或大于在没有位垒层的情况下的电压的电压。此外，在这些例子中，在写之后的低电阻状态下的电阻值为大约200Ω，在擦除之后的高电阻状态下的电阻值为1MΩ或更大。
此外，将在这些例子中的写操作和擦除操作的机制公开于下。在写操作的情况下，作为要使活性物质变为阳离子的电压，在含有氧化还原反应活性物质(氧化还原活性物质)的电极上施加等于或大于前述的阈电压的电压。结果，氧化还原反应活性物质就变成了阳离子并从电极上溶出。溶出的阳离子向相对的电极扩散，并从相对电极侧接收电子，发生沉积，并形成导电路径。由此，元件变成低电阻状态，并写数据。在擦除操作的情况下，作为使已经被沉积而形成导电路径的氧化还原反应活性物质成为阳离子的电压，在上述的相对电极上施加相反方向上的等于或大于上述的阈电压的电压。结果，构成导电路径的氧化还原反应活性物质就溶出了，导电路径也就从而消失了。因此，该元件又回到高电阻状态。这就是擦除前述所写的数据并回到写操作以前的状态的状态。上面就是常规存储设备的操作机制。
此外，在此存储设备中，公开了如下事实，即根据下面的公式(4)的关系，如同下面的电阻值那样，通过任意地限定写操作时流到存储元件中的电流值，能够任意产生在约为200Ω的低电阻状态和1MΩ或更大的高电阻状态之间的上述的电阻值。
公式(4)Ron＝Vt/Ilim其中，Ron代表作为执行写处理的结果而得到的电阻值，Vt代表写处理的阈电压，Ilim代表在写操作时流动的最大的电流。
在诸如DRAM(动态随机存取存储设备)之类的普通存储设备中，一个存储设备包括多个单位存储单元。多个单位存储单元(也简称为单位单元或存储单元)通常形成了存储单元阵列，其中，存储单元排列在多个行和多个列上。为了从该存储单元阵列中选择存在于指定行和指定列中的一个存储单元，以将数据写到它的元件中或者从它的元件中读取数据，重要的是，每个存储单元共包括用于选择指定行的字线、用于选择指定列的位线以及用于控制存取存储单元的存取晶体管。
其中，字线的作用是从存储单元阵列中选择指定的行，并且也作为控制线来接通/切断存取晶体管。与此同时，位线的作用是从存储单元阵列中选择指定的列，并在将数据写到存储单元中或者从存储单元中读取数据的情况下起到数据线的作用。此外，每个存储单元需要电源线，用以向存储单元提供电源电压和地电压。
本实施例的存储设备也有与上述的常规存储设备类似的结构。图2示出了该存储设备的略图。存储单元100是由图1A和1B所示的存储元件101和存取晶体管102构成的。排列在多个行和多个列上的若干存储单元100构成了存储单元阵列103。每个存储单元100与字线104、位线105、第一电源线106、第二电源线107相连(见图3)。每个字线104与行地址解码器108相连。位线105与列地址解码器109相连。由行地址解码器108和列地址解码器109来从存储单元阵列103中选择用于写、擦除和读的存储单元100。此外，将每个位线与下述的传感放大器112相连。用传感放大器112来检测从选定的存储单元100中读取的数据。
通过将指定的电压施加到要选取的存储单元100上以便将数据写到该存储设备中。这就是说，从存储单元阵列103中选择与用于写操作的存储单元100相连接的列，将用于写操作的电压施加到其位线105上。与此同时，将另一电压施加到其它的位线上，在此电压下，即使是将该电压施加到存储单元上也不会发生写数据操作。同时，选择与用于写操作的存储单元100相连接的行，将控制电压施加到其字线104上，在此电压下，接通了存储单元100的存取晶体管102并使得能够将数据写到存储单元100中。与此同时，将用于控制存取晶体管102的电压施加到其它的字线上，以使得不将数据写入到与其它的字线相连接的存储单元中。因而，能够防止将不希望的数据写入到未选取的存储单元中，然而，通过仅对选定的存储单元100给予所期望的写数据电压，就能够执行写数据。
上述的情况是在假设将写电压施加到位线105上并将低于写电压的电压(例如，地电压)施加到第二电源线107上的情况下说明的。然而，可能的是，存储元件有与上述情况相反的电阻结构(这就是说，低电阻状态是“0”，高电阻状态是“1”)，从而，通过将写电压施加到电源线上并将低于电源线电位的电位(如地电压)施加到与用于写操作的存储单元相连的位线上，就能够进行写操作。
此外，在上述的例子中，执行至存储单元100的写操作。然而，通过设计施加到每个存储单元100上的电压，可以同时执行至多个存储单元的写操作。在上述的例子中，已对通过施加电压来将数据写到存储单元中并控制存取晶体管作了说明。然而，根据元件的结构和要使用的存取晶体管，有可能采用这样一种结构，在此结构中，通过施加电流便能够向存储单元100中写数据并控制存取晶体管102。
为了读取写在存储单元100中的数据，用类似于上述的写操作的方法来对存储单元100进行存取，并将比在写数据发生时的电压更低的电压施加到此存储单元上。利用由于施加读电压而产生的流动电流或通过将这样的流动电流转换成电压，能够读取存储在存储单元中的数据。为了擦除存储在存储单元中的数据，用类似于上述的写操作的方法来对此存储单元进行存取，并在与写电压相反的方向上施加电压。
下面将说明检测所写数据(即存储元件的电阻值的变化)的要求。图3示出了用于从存储单元100中读取数据的读电路120的结构。其中，分别由图2所示的存储元件101和存取晶体管102来构建存储单元100和参照单元200。在存储单元100中的存取晶体管102通过位线105A经开关晶体管110A和负载电路111A与第二电源线107相连。在参照单元200中的存取晶体管102通过位线105B经开关晶体管110B和负载电路111B与第二电源线107相连。在存储单元100和参照单元200中的各个存储元件101与第一电源线106相连。
负载电路111A和111B用来在读数据时将在系统中流动的单元电流转换成电压。在此实施例中，也是通过将图1A和1B所示的存储元件101与位线105A或105B以串联或并联的方式相连接来构建负载电路111A和111B。将在开关晶体管110A和负载电路111A之间的连接点以及在开关晶体管110B和负载电路111B之间的连接点分别与传感放大器112的输入端相连。在传感放大器112中，通过与参照单元200的电阻值相比较来检测读信号，该读信号是存储单元100的电阻值的变化(写数据)。
在图2所示的电路中，将存储元件101与第一电源线106侧相连。然而，无需说明的是，可能采用这样的结构，在此结构中，存储元件101和存取晶体管102是按照与上述相反的方式排布的，并且存取晶体管102与第一电源线106侧相连。此外，图3所示的读电路120示出了最小限度的简化结构，用于确定保留在存储元件101中的数据是“0”还是“1”，电路的内容并不仅限于此例。此外，作为施加在电源线上的电位，可能采用这样的结构，其中，将第一电源线106设置为正电位，电流从那里流到传感放大器112，或者也可能采用这样的结构，其中，将第一电源线106设置为地电位或负电位，并且电流从传感放大器112流到第一电源线106。
下面，将要说明为检测由于写操作而引起的电阻值的变化所需要的条件以及为了在上述的系统中实现这些条件本实施例的存储元件要执行的操作。
当前，市场上普遍有一种产品，其中，系统LSI(大规模集成电路)中包含AD转换器电路作为一个功能，它将1.8V的模拟输入信号A/D(模拟/数字)转换为10位，即，1024个级别(gradation)的数字信号。在此情况下，每一个级别的电压宽度是1.8mV，并检测了被转换成数字信号的1.8mV的电压差。
鉴于上述情况，在本实施例的存储设备中，如果在与用于读操作的存储单元100相连的位线105A和与参照单元200相连的位线105B之间产生了作为读信号电压差的10mV电压差，那么，就足以能够在传感放大器112中放大这样的电压差，以确定输入信号的值。
在此实施例中，通过设置下列的条件在存储单元100的位线105A和参照单元200的位线105B之间产生了例如10mV的读电压差。
首先，在构成读电路120的电阻R_total的四个电阻组件，即，R_mem_low1(存储元件101的电阻组件)、R_on_access(存取晶体管102的电阻组件)、R_on_sw(开关晶体管110A和110B的电阻组件)、R_load(负载电路111A和111B的电阻组件)之中，可以省略R_on_access和R_on_sw，这是因为它们具有如上面所述的较小尺寸。此外，如上所述，在进行读操作时，要求施加给存储元件的电压不得大于每个阈电压，而不管所施加的电压是在与写操作相同的方向上还是在与读操作相同的方向上。在此情况下的阈电压表述为Vth_critical。
在此系统中，存储元件101的电阻值可以是R_mem_high或更低一些，为了防止将高于Vth_critical的电压施加到存储元件101上，所需要的条件是施加到该单元上的电压等于或小于上述的Vth_critical，在该单元中电阻值在R_mem_high状态中。
因此，如图4所示，考虑到这样情况，在此情况下，在用于读操作的存储单元100中存储元件的电阻值是在高电阻状态下，而在参照单元200中的存储元件的电阻值是与上述的值不同的值，即，在低电阻状态下，可以推导出要在存储单元100的位线105A和参照单元200的位线105B之间产生10mV的读电压差所需要的条件。
在图4中，将在高电阻状态下的、在存储单元100中的存储元件的电阻值表述为R_mem_high；将在低电阻状态下的、在参照单元200中的存储元件的电阻值表述为R_mem_low1；将用于把在读操作时在此系统中流动的单元电流转化为电压的负载电路111A和111B的电阻值表述为R_load；把第二电源线107的电压设置为基准电压，将施加在第一电源线106和第二电源线107之间的用于读操作的读电压表述为Vread；将当在电路上施加读电压Vread时施加到存储元件上的电压表述为Vr_mem0，在此电路中存储元件处于高电阻状态R_mem_high；将当在施加读电压Vread时施加到负载电路111A和111B上的电压表述为Vr_load0；将第二电源线107上的电压设置为基准电压，输出到输出终端0上的电压表述为Vout0；将当在电路上施加读电压Vread时施加到存储元件上的电压表述为Vr_mem1，在此电路中存储元件处于低电阻状态R_mem_low1下；将在施加读电压Vread时施加到负载电路111A和111B上的电压表述为Vr_load1；将第二电源线107的电压设置为基准电压，输出到输出终端1上的电压表述为Vout1；由Vout1-Vout0得到的Vout1和Vout0之间的电压差表述为Vout_diff，实现了下面的公式(5)到(7)。
公式(5)Vout0＝Vread*R_load/(R_mem_high+R_load)公式(6)Vout1＝Vread*R_load/(R_mem_low1+R_load)公式(7)Vout_diff＝Vout1-Vout0＝Vread*[R_load/(R_mem_low1+R_load))-R_load/(R_mem_high+R_load)]因此，在Vout0和Vout1之间得到10mV或更大的电压差Vout_diff的条件如下面的公式(8)所示。
公式(8)Vread*{R_load/(R_mem_low1+R_load)-R_load/(R_mem_high+R_load)}≥0.01即，公式(9)R_mem_low1≤{Vread*R_mem_high/(R_mem_high+R_load)-0.01}*R_load/{Vread*R_mem_high/(R_mem_high+R_load)*R_load/R_mem_high+0.01}与此同时，如上所述，在进行读操作时，要求施加到存储元件上的电压不得大于每个阈电压Vth_critical，而不管该电压是施加在与写操作相同的方向上还是施加在与读操作相同的方向上。为防止将高于上述的Vth_critical的电压施加到系统中的存储元件上，所需要的条件是，施加到其电阻值为R_mem_high的单元上的电压应等于或小于上述的Vth_critical，其中，系统中的存储元件的电阻值可以等于或小于R_mem_high。因此，也必须满足下列公式(10)或(11)的关系。
公式(10)Vr_mem0＜＝Vth_critical即，公式(11)Vread*R_mem_high/(R_mem_high+R_load)＜＝Vth_critical上面的内容可以总结如下。在此实施例的存储设备中，通过执行写处理能够准确地读出所写的数据，以便满足下列的公式(12)和(13)。
公式(12)R_mem_low1＜＝{Vread*R_mem_high/(R_mem_high+R_load)-0.01}*R_load/{Vread*R_mem_high/(R_mem_high+R_load)*R_load/R_mem_high+0.01}公式(13)Vread*R_mem_high/(R_mem_high+R_load)＜＝Vth_critical此外，通过执行写操作也能够准确地读取所写的数据，以便满足下面的关系。
公式(14)R_mem_low1＜＝{Vth_critical-0.01}*R_load/{Vth_critical*R_load/R_mem_high+0.01}举例来说，Vth_critical为约0.2V。在此情况下，例如，在R_load＝100KΩ和R_mem_high＝100KΩ的情况下，通过执行存储元件的写操作可以准确地读取所写的数据，以能得到R_mem_low1＜＝90KΩ。
类似地，通过执行存储元件的写操作可以准确地读取所写的数据，使得在R_load＝10KΩ和R_mem_high＝100KΩ的情况下，能得到R_mem_low1＜＝63KΩ；在R_load＝1KΩ和R_mem_high＝100KΩ的情况下能够得到R_mem_low1＜＝16KΩ；在R_load＝100KΩ和R_mem_high＝10KΩ的情况下，能够得到R_mem_low1＜＝9.4KΩ；在R_load＝10KΩ和R_mem_high＝10KΩ的情况下，能够得到R_mem_low1＜＝9KΩ；在R_load＝1KΩ和R_mem_high＝10KΩ的情况下，能够得到R_mem_low1＜＝6KΩ。
在此实施例的存储设备中，在写操作时，将等于或大于在其上产生电阻变化的阈电压的电压施加到存储元件上。同时，在读操作时，通过将等于或大于上述的阈电压的电压施加到存储元件上来进行读处理。因此，在写操作时比在读操作时有更多的单元电流流动。鉴于像电子设备一样的操作，并从减小操作电流的角度来看，最好单元电流较小，即，在写操作之后，在低电阻状态下的存储元件的电阻值R_mem_low1最好较大。
如上所述，例如，在构成如下所述地存储设备时，就能实现具有较小操作电流的存储设备，在此存储设备中，用于在读操作时将在系统中流动的单元电流转换成电压的负载电路111A和111B的电阻值R_load为100KΩ，在存储元件处于高电阻状态下的电阻值R_mem_high为100KΩ，在存储元件处于低电阻状态下的电阻值R_mem_low1为90KΩ。然而，在此情况下，如上所述，为了准确地读取存储在存储元件中的数据，需要负载电路111A和111B的电阻值R_load等于或大于100KΩ。
如果，如在普通的半导体器件中所采用的，试图通过使用通过掺杂杂质而制成的例如具有大约100Ω的片(sheet)电阻的扩散层(硅衬底层)来形成上述的器件，则即使使用130nm代(generation)的设计规则，也需要例如130nm宽和130μm长的区域。此外，电路面积也变大了，从而导致存储设备的高制造成本。
为了解决这个问题，在此实施例中，通过用每个位线105串联或并联连接结构与图1A和图1B所示的存储元件101相同的一个或多个元件以形成负载电路111A和111B，所述负载电路用于在从存储元件101读操作时将在系统中流动的单元电流转换为电压。
例如，假设存储元件的尺寸为130nm×130nm。如果存储元件处于高电阻状态下时的电阻值R_mem_high为100KΩ，而存储元件处于低电阻状态下时的电阻值R_mem_low1为90KΩ，用130nm×130nm的尺寸就能形成100KΩ或90KΩ的负载电阻。与通过使用上述的通过掺杂杂质而制成的例如具有大约100Ω的片电阻的扩散层(硅衬底层)来形成存储元件的情况相比，这个面积是相当地小。此外，通过串联或并联连接多个上述的存储元件，有可能得到指定的电阻值。
然而，在将图2的存储元件101用于上述的负载电路111A和111B时，在读取存储在存储元件101中的数据时，必须设置读电压，以便不仅不会将等于或大于在其上产生电阻变化的阈电压的电压施加到存储单元100的存储元件上，而且也不会将其施加到参照单元200的存储元件上。
本发明的存储设备对于诸如由电池驱动的、要求小功率消耗的移动计算机之类的设备是有效的。具体而言，本发明的存储设备能够用于非易失性的可编程器件上。
显然，根据上述的说明的启示可以对本发明进行各种修正和更改。因此，应该理解的是，除了另有特别说明而外，只要在所附的权利要求范围内，就可以实施本发明。
权利要求
1.一种存储设备，包括存储单元阵列，其中，存储单元排列在多个行和多个列中，所述存储单元由存储元件和晶体管构成，所述存储元件能够通过将电阻值改变为至少高电阻和低电阻两个状态来存储多个数据，所述晶体管用于控制存取存储元件；控制装置，用于控制存取存储单元，该控制装置有行地址解码器，通过字线与该存储单元阵列中的多个存储单元相连，还有列地址解码器，通过位线与多个存储单元相连；电源装置，用于向存储单元施加给定的(读)电压，该电源装置包括第一和第二电源线；传感放大器，用于检测存储在存储单元中的数据；负载电路，用于把在读操作时通过存储单元流到位线的电流转换为电压，其中将在高电阻状态下的存储元件的电阻值表述为R_mem_high；将在低电阻状态下的存储元件的电阻值表述为R_mem_low1；负载电路的电阻值表述为R_load；将第二电源线的电压设置为基准电压，把施加在第一电源线和第二电源线之间的用于读操作的读电压表述为Vread；将在其上发生存储元件电阻值变化的阈电压表述为Vth_critical，产生低电阻状态，使得，在写数据到存储单元中时，满足下面公式(1)和公式(2)的关系。公式(1)R_mem_low1≤{Vread*R_mem_high/(R_mem_high+R_load)-0.01}*R_load/{Vread*R_mem_high/(R_mem_high+R_load)*R_load/R_mem_high+M(M是给定的值)}公式(2)Vread*R_mem_high/(R_mem_high+R_load)≤Vth_critical
2.根据权利要求1所述的存储设备，其中，M为0.01。
3.根据权利要求1所述的存储设备，其中，将具有与存储元件相同结构的元件串联或并联到位线上来构建负载电路。
4.根据权利要求1所述的存储设备，其中，存储元件包括第一电极；与第一电极相对设置的第二电极；能传导电子或离子的电极间材料层，它装备在第一电极和第二电极之间，并含有氧化还原反应活性材料，其中将电压施加到第一电极和第二电极上，并由此改变第一电极和第二电极之间的电气特性，并记录信息。
5.一种存储设备，包括存储单元阵列，其中，存储单元排列在多个行和多个列中，所述存储单元由存储元件和晶体管构成，所述存储元件能够通过将电阻值改变为至少高电阻和低电阻两个状态来存储多个数据，所述晶体管用于控制存取存储元件；控制装置，用于控制存取存储单元，该控制装置有行地址解码器，通过字线与该存储单元阵列中的多个存储单元相连，还有列地址解码器，通过位线与多个存储单元相连；电源装置，用于向存储单元施加给定的(读)电压，该电源装置包括第一和第二电源线；传感放大器，用于检测存储在存储单元中的数据；负载电路，用于把在读操作时通过存储单元流到位线的电流转换为电压，其中将在高电阻状态下的存储元件的电阻值表述为R_mem_high；将在低电阻状态下的存储元件的电阻值表述为R_mem_low1；负载电路的电阻值表述为R_load；将第二电源线的电压设置为基准电压，把施加在第一电源线和第二电源线之间的用于读操作的读电压表述为Vread；将在其上发生存储元件电阻值变化的阈电压表述为Vth_critical，由于产生了低电阻状态，因此在将数据写到存储单元中时，满足下面公式(3)的关系公式(3)R_mem_low1＜＝{Vth_critical-M}*R_load/{Vth_critical*R_load/R_mem_high+M(M是给定的值)}
6.根据权利要求5所述的存储设备，其中，M是0.01。
7.根据权利要求5所述的存储设备，其中，将具有与存储元件相同结构的元件串联或并联到位线上来构建负载电路。
8.根据权利要求5所述的存储设备，其中，存储元件包括第一电极；与第一电极相对设置的第二电极；能传导电子或离子的电极间材料层，它配备在第一电极和第二电极之间，并含有氧化还原反应活性材料，其中将电压施加到第一电极和第二电极上，并由此改变第一电极和第二电极之间的电气特性，并记录信息。
全文摘要
通过在写操作到选定的存储单元中时设置特定的条件，能够容易而准确地进行读数据操作。存储单元有这样的结构，在此结构中电极间材料层夹在第一电极和第二电极之间。通过改变第一电极和第二电极之间的电阻值来存储数据。将在高电阻状态下的存储元件的电阻值表述为R_mem_high；将在低电阻状态下的存储元件的电阻值表述为R_mem_low1；负载电路的电阻值表述为R_load；将第二电源线的电压设置为基准电压，读电压表述为Vread；阈电压表述为Vth_critical。在将数据写到存储单元中时，由于产生了低电阻状态，因此这些参数满足特定的关系。用与存储单元的存储元件有相同结构的元件来构成负载电路。
文档编号G11C16/28GK1664957SQ20051005264
公开日2005年9月7日 申请日期2005年3月7日 优先权日2004年3月5日
发明者石田实, 荒谷胜久, 河内山彰, 对马朋人 申请人:索尼株式会社