专利名称：用于高速工作的内容可寻址存储器单元的制作方法
技术领域：
本发明涉及内容可寻址存储器(CAM)，更加特别地，涉及用于高速工作的CAM单元。
背景技术：
随机存取存储器(RAM)或只读存储器(ROM)使用地址来指示内部存储器单元(memory cell)阵列中的位置，并可以输出与所指示的位置相对应的存储数据。内容可寻址存储器(CAM)接收外部数据，将接收到的数据与存储在CAM中的数据相比较，以确定该外部数据是否与该存储数据相匹配，并输出与该外部数据相匹配的存储数据的地址。
CAM的每个单元包括比较逻辑电路。输入到CAM的数据与存储在其所有单元中的数据相比较，且输出表示匹配结果的地址。CAM广泛用于快速搜索图案(pattern)、列表、图像数据等。
CAM的类型包括二进制CAM和三进制CAM(TCAM)。一般的二进制CAM包括用于存储两个逻辑状态(例如，“1”和“0”)之一的RAM单元。二进制CAM具有比较电路，其将外部数据(例如，搜索数据)与存储在RAM单元中的数据比较，当搜索数据与存储数据匹配时，将对应的匹配线设置为特定的逻辑状态。
二进制CAM的例子在美国专利No.4,646,271、4,780,845、5,490,102以及5,495,382中公开。TCAM可以存储三个逻辑状态，例如，“1”、“0”和“无关”。TCAM的例子在美国专利No.5,319,590中公开。
图1为一般TCAM单元100的电路图。参照图1，TCAM单元100包括用于存储数据的静态随机存取存储器(SRAM)单元10和20、以及比较电路71和72。SRAM单元10包括具有两个反相器21和22的锁存器、以及栅极连接到字线WL1的第一和第二晶体管31和32。第一和第二晶体管31和32将来自数据线D和/D的数据传送到锁存器。类似地，SRAM单元20包括具有两个反相器51和52的锁存器、以及栅极连接到字线WL2的第三和第四晶体管61和62。第三和第四晶体管61和62将来自数据线D和/D的数据传送到该锁存器。
比较电路71包括串联连接的第一和第二比较晶体管81和82。第一比较晶体管81的漏极连接到匹配线43，而第二比较晶体管82的源极接地。第一比较晶体管81的栅极连接到反相数据线/D，而第二比较晶体管82的栅极连接到SRAM单元10的反相器22的输出。
比较电路72包括串联连接的第三和第四比较晶体管91和92。第三比较晶体管91的漏极连接到匹配线43，而第四比较晶体管92的源极接地。第三比较晶体管91的栅极连接到数据线D，而第四比较晶体管92的栅极连接到SRAM单元20的反相器51的输出。
在TCAM单元100中，经数据线对D和/D传送要与存储数据比较的搜索数据。数据线对D和/D例如为集成到一条线上的用于传送数据的位线和用于传送搜索数据的搜索线。
现在将介绍TCAM单元100的写入操作。经数据线对D和/D传送的数据根据交替激活的字线WL1和WL2而顺序存储在SRAM单元10和20中。具体而言，在经数据线对D和/D传送数据时，字线WL1导通，使得所传送的数据存储在SRAM单元10中。在经数据线对D和/D传送额外的数据时，字线WL2导通，以在SRAM单元20中存储该额外的数据。
然后经数据线对D和/D传送搜索数据。比较电路71和72将搜索数据与存储在SRAM单元10和20中的数据相比较，并根据比较结果设置匹配线43的逻辑电平。
在TCAM单元100中，SRAM单元10和20的晶体管31、32、61和62直接连接到数据线对D和/D，且第一和第三比较晶体管81和91也直接连接到数据线对D和/D。随着直接连接到数据线对D和/D的晶体管的数量增大，数据线对D和/D的负载增大。在数据线对D和/D具有较大负载时，数据写入和读取操作速度较低。另外，因为比较电路71和72的第一和第三比较晶体管81和91直接连接到数据线对D和/D，所以匹配线43的电压电平发生波动。
例如，若匹配线43预充电到逻辑高电平，则数据“0”存储在SRAM单元10中，而搜索数据“1”经反相数据线/D传送。在比较前匹配线43的逻辑电平应保持恒定，因为比较电路71的第一和第二比较晶体管81和82均未导通。然而，在比较期间，第一比较晶体管81被经反相数据线/D传送的搜索数据导通，而匹配线43的电压电平因导通的第一比较晶体管81而波动。
如上所述，传统的TCAM单元100可以具有连接到数据线对D和/D的许多晶体管，使得数据线对D和/D的负载较高。因此，数据写入和读取工作速度较低，且匹配线43的电压电平在TCAM单元100的比较操作期间波动。
因此，需要能够通过从数据读取和写入操作中分出比较操作而提高了工作速度的CAM单元和包括该CAM单元的存储器阵列。
发明内容
根据本发明的一个方面，提供了一种内容可寻址存储器(CAM)单元，包括由位线和反相位线组成的位线对、第一存储器单元、第二存储器单元、匹配线、第一比较器、以及第二比较器。
第一存储器单元包括用于存储数据的第一储存单元、和用于将位线对连接到第一储存单元并将经位线对输入的数据传送到第一储存单元的第一连接器。
第二存储器单元包括用于存储数据的第二储存单元、和用于将位线对连接到第二储存单元并将经位线对输入的数据传送到第二储存单元的第二连接器。
第一比较器连接到匹配线和第一储存单元，并用于响应经搜索线输入的搜索数据和存储在第一储存单元中的数据，而将匹配线连接到第一电压或使匹配线与第一电压断开连接。
第二比较器连接到匹配线和第二储存单元，并用于响应经反相搜索线输入的搜索数据和存储在第二储存单元中的数据，而将匹配线连接到第一电压或使匹配线与第一电压断开连接。
根据本发明的另一方面，提供了一种CAM单元，包括由经其传送数据的位线和反相位线组成的位线对、第一和第二字线、匹配线、由经其传送搜索数据的搜索线和反相搜索线组成的搜索线对、第一和第二存储器单元、以及第一和第二比较器。
第一和第二存储器单元分别连接到第一和第二字线、以及位线对，并分别在第一和第二字线激活时存储经位线对传送的数据。
第一和第二比较器连接到第一和第二存储器单元、搜索线对和匹配线，并响应存储在第一和第二存储器单元中的数据和经搜索线对传送的搜索数据，而将匹配线连接到第一电压或使匹配线与第一电压断开连接。
在经位线传送的数据与经搜索线传送的搜索数据匹配时，第一和第二比较器使匹配线与第一电压断开连接。
在经位线传送的数据与经搜索线传送的搜索数据不匹配时，第一和第二比较器将匹配线连接到第一电压。
根据本发明的另一方面，提供了一种存储器阵列，包括N个按列设置的位线对和M个按行设置的地址线对、以及分别连接到N个位线对和M个地址线对的N×M个存储器单元。每个存储器单元从与其连接的一个位线对接收数据。
每个存储器单元包括连接到每个地址线对的第一和第二字线、匹配线、由经其传送搜索数据的搜索线和反相搜索线组成的搜索线对、第一和第二存储器单元、以及第一和第二比较器。
第一和第二存储器单元分别连接到第一和第二字线、以及位线对，并分别在第一和第二字线激活时存储经位线对传送的数据。
第一和第二比较器连接到第一和第二存储器单元、搜索线对和匹配线，并响应存储在第一和第二存储器单元中的数据和经搜索线对传送的搜索数据，而将匹配线连接到第一电压或使匹配线与第一电压断开连接。
通过参照附图详细描述本发明的示范实施例，将使本发明的上述和其它特征变得更加明显易懂，附图中图1为传统三进制内容可寻址存储器(TCAM)单元的电路图；图2为根据本发明示范实施例的CAM单元的电路图；以及图3为示出图2所示CAM单元的操作的表格。
具体实施例方式
图2为根据本发明示范实施例的内容可寻址存储器(CAM)单元200的电路图。参照图2，CAM单元200包括由位线BL和反相位线/BL构成的位线对、第一存储器单元210、第二存储器单元220、匹配线ML、第一比较器230和第二比较器240。
第一存储器单元210包括用于存储数据DATA和反相数据/DATA的第一储存单元(storage unit)215，以及第一连接器216和217。第一连接器216将位线BL连接到第一储存单元215，并将经位线BL输入的数据DATA传送到第一储存单元215。第一连接器217将反相位线/BL连接到第一储存单元215，并将经反相位线/BL输入的反相数据/DATA传送到第一储存单元215。
更具体而言，第一储存单元215包括构成锁存器的第一和第二反相器I1和I2。第一连接器216将第一反相器I1连接到位线BL，而第一连接器217将第二反相器I2连接到反相位线/BL。
第二存储器单元220包括用于存储数据DATA的第二储存单元225，以及第二连接器226和227。第二连接器226将位线BL连接到第二储存单元225，并将经位线BL输入的数据DATA传送到第二储存单元225。第二连接器227将反相位线/BL连接到第二储存单元225，并将经反相位线/BL输入的反相数据/DATA传送到第二储存单元225。
更具体而言，第二储存单元225包括构成锁存器的第三和第四反相器I3和I4。第二连接器226将第三反相器I3连接到位线BL，而第二连接器227将第四反相器I4连接到反相位线/BL。
第一比较器230连接到匹配线ML和第一储存单元215。第一比较器230响应经搜索线SL输入的搜索数据SD和存储在第一储存单元215中的数据，而将匹配线ML连接到预定的第一电压VSS，或使匹配线ML与第一电压VSS断开连接。
更具体而言，第一比较器230包括串联连接在匹配线ML与第一电压VSS之间的第一和第二开关元件SW1和SW2。第一开关元件SW1具有连接到第一储存单元215的第一控制输入，而第二开关元件SW2具有连接到搜索线SL的第二控制输入。
第二比较器240连接到匹配线ML和第二储存单元225。第二比较器240响应经反相搜索线/SL输入的反相搜索数据/SD和存储在第二储存单元225中的数据，而将匹配线ML连接到第一电压VSS，或使匹配线ML与第一电压VSS断开连接。
更具体而言，第二比较器240包括串联连接在匹配线ML与第一电压VSS之间的第三和第四开关元件SW3和SW4。第三开关元件SW3具有连接到第二储存单元225的第三控制输入，而第四开关元件SW4具有连接到反相搜索线/SL的第四控制输入。
第一电压VSS为接地电压。第一连接器216和217连接到第一字线WL1，而第二连接器226和227连接到第二字线WL2。第一和第二储存单元215和225包括金属氧化物半导体(MOS)晶体管。
现在将更加详细地介绍根据本发明示范实施例的CAM单元200的构造及操作。
如图2进一步所示，CAM单元200包括分离的数据传输线和搜索数据传输线。更具体而言，数据DATA和反相数据/DATA经位线对BL和/BL传送，而搜索数据SD和反相搜索数据/SD经搜索线对SL和/SL传送。
经过其进行数据写入和读取操作的位线对BL和/BL还与经过其执行比较操作的搜索线对SL和/SL分开。因为连接到位线对BL和/BL的晶体管数量较少，所以位线对BL和/BL的负载减小。由此，CAM单元200的数据读取和写入操作速度增大。
图3为说明图2所示的CAM单元200操作的表格。现在将参照图2和3介绍例如可以防止匹配线ML电压电平波动的CAM单元200的操作。
经位线对BL和/BL传送要存储在第一存储器单元210中的数据DATA和反相数据/DATA。当字线WL1被激活到高电平时，第一连接器216和217导通。第一连接器216和217为阴性沟道金属氧化物半导体(NMOS)晶体管，其栅极连接到字线WL1。
当第一连接器216和217导通时，经位线对BL和/BL传送的数据DATA和反相数据/DATA存储在包括第一和第二反相器I1和I2的第一储存单元215中，字线WL1被减活。
接着，经位线对BL和/BL传送要存储在第二存储器单元220中的数据DATA和反相数据/DATA。当字线WL2被激活到高电平时，第二连接器226和227导通。第二连接器226和227为NMOS晶体管，其栅极连接到字线WL2。
当第二连接器226和227导通时，经位线对BL和/BL传送的数据DATA和反相数据/DATA存储在包括第三和第四反相器I3和I4的第二储存单元225中，字线WL2被减活。
现在将说明CAM单元200的搜索和比较操作。
当匹配线ML的电压电平预充电到高电平时，经搜索线对SL和/SL传送搜索数据SD和反相搜索数据/SD。虽然在上述示范实施例中，匹配线ML的电压电平初始预充电到高电平，但是在本发明的另一示范实施例中，匹配线ML的电压电平可以预充电到低电平。
若搜索数据SD与存储数据DATA不匹配，则匹配线ML的逻辑电平发生变化。例如，当搜索数据SD和存储数据DATA彼此不匹配时，匹配线ML的逻辑电平改变到低电平。然而，当搜索数据SD与存储数据DATA匹配时，匹配线ML的逻辑电平保持在高电平。
例如，若在字线W1激活时分别向位线BL和反相位线/BL施加“0”和“1”，使得“0”存储在第一存储器单元210中，而在字线W2激活时分别向位线BL和反相位线/BL施加“0”和“1”，使得“0”存储在第二存储器单元220中。另外，若经搜索线SL传送“0”，则经反相搜索线/SL传送“1”。于是，第一储存单元215的第一节点N1具有等于“1”的逻辑值，而第二储存单元225的第二节点N2具有等于“0”的逻辑值。
第一比较器230的第一和第二开关元件SW1和SW2为NMOS晶体管。第一开关元件SW1的栅极受第一控制输入控制。第一控制输入为从第一节点N1输出的逻辑值。第二开关元件SW2的栅极受第二控制输入控制。第二控制输入为从搜索线SL输出的搜索数据SD的逻辑值。
因为第一节点N1的逻辑值为“1”而搜索数据SD为“0”，所以第一开关元件SW1导通，而第二开关元件SW2断开。因此，匹配线ML未连接到第一电压VSS，即接地电压。
第二比较器240的第三和第四开关元件SW3和SW4为NMOS晶体管。第三开关元件SW3的栅极受第三控制输入控制。第三控制输入为从第二节点N2输出的逻辑值。第四开关元件SW4的栅极受第四控制输入控制。第四控制输入为从反相搜索线/SL输出的反相搜索数据/SD的逻辑值。
因为第二节点N2的逻辑值为“0”而反相搜索数据/SD为“1”，所以第四开关元件SW4导通，而第三开关元件SW3断开。因此，匹配线ML未连接到第一电压VSS，即接地电压。例如，匹配线ML的电压电平保持在初始高电压，使得搜索数据SD与存储数据DATA匹配。
若经搜索线SL传送“1”，而经反相搜索线/SL传送“0”，则第一储存单元215的第一节点N1具有等于“1”的逻辑值，而第二储存单元225的第二节点N2具有等于“0”的逻辑值。于是，第三和第四开关元件SW3和SW4都断开，而第一和第二开关元件SW1和SW2都导通。从而，匹配线ML连接到第一电压VSS，即接地电压，而匹配线ML的电压从初始高电压改变到低电压，使得搜索数据SD与存储数据DATA不匹配。
在CAM单元200中，搜索线对SL和/SL不直接连接到与匹配线ML直接相连接的第一和第三开关元件SW1和SW3。由此，可以避免匹配线ML的电压响应于搜索数据SD而波动。另外，根据本发明的CAM单元200及其存储器阵列分开执行比较操作和数据读取及写入操作，以改善CAM单元200的工作速度。
虽然，已经参照本发明的示范实施例具体地示出和描述了本发明，本领域技术人员应该明白，可以在不脱离由所附权利要求限定的本发明的精神和范围的情况下，对其形式和细节进行各种改变。
权利要求
1.一种内容可寻址存储器(CAM)单元，包括位线对，包括位线和反相位线；第一存储器单元，包括用于存储数据的第一储存单元、和用于将位线对连接到第一储存单元并将经位线对输入的数据传送到第一储存单元的第一连接器；第二存储器单元，包括用于存储数据的第二储存单元、和用于将位线对连接到第二储存单元并将经位线对输入的数据传送到第二储存单元的第二连接器；匹配线；第一比较器，连接到匹配线和第一储存单元，该第一比较器用于响应经搜索线输入的搜索数据和存储在第一储存单元中的数据，而执行将匹配线连接到第一电压和使匹配线与第一电压断开连接中之一；以及第二比较器，连接到匹配线和第二储存单元，该第二比较器用于响应经反相搜索线输入的搜索数据和存储在第二储存单元中的数据执行将匹配线连接到第一电压和使匹配线与第一电压断开连接中之一。
2.根据权利要求1所述的CAM单元，其中第一储存单元包括锁存器，该锁存器包括第一和第二反相器。
3.根据权利要求1所述的CAM单元，其中第一比较器包括串联连接在匹配线和第一电压之间的第一和第二开关元件，第一开关元件用于从第一储存单元接收第一控制输入，第二开关元件用于从搜索线接收第二控制输入。
4.根据权利要求1所述的CAM单元，其中第二比较器包括串联连接在匹配线和第一电压之间的第三和第四开关元件，第三开关元件用于从第二储存单元接收第三控制输入，第四开关元件用于从反相搜索线接收第四控制输入。
5.根据权利要求1所述的CAM单元，其中第一连接器连接到第一字线，而第二连接器连接到第二字线。
6.一种内容可寻址存储器(CAM)单元，包括位线对，包括经其传送数据的位线和反相位线；第一和第二字线；匹配线；搜索线对，包括经其传送搜索数据的搜索线和反相搜索线；第一和第二存储器单元，分别连接到第一和第二字线、以及位线对，该第一和第二存储器单元用于分别在第一和第二字线激活时存储经位线对传送的数据；以及第一和第二比较器，连接到第一和第二存储器单元、搜索线对和匹配线，该第一和第二比较器用于响应存储在第一和第二存储器单元中的数据和经搜索线对传送的搜索数据，而执行将匹配线连接到第一电压和使匹配线与第一电压断开连接中之一。
7.根据权利要求6所述的CAM单元，其中在经位线传送的数据与经搜索线传送的搜索数据匹配时，第一和第二比较器使匹配线与第一电压断开连接。
8.根据权利要求6所述的CAM单元，其中在经位线传送的数据与经搜索线传送的搜索数据不匹配时，第一和第二比较器将匹配线连接到第一电压。
9.根据权利要求6所述的CAM单元，其中第一存储器单元包括用于存储数据的第一储存单元、和连接到第一字线以将经位线对输入的数据传送到第一储存单元的第一连接器，而第二存储器单元包括用于存储数据的第二储存单元、和连接到第二字线以将经位线对输入的数据传送到第二储存单元的第二连接器。
10.根据权利要求9所述的CAM单元，其中第一储存单元包括具有第一和第二反相器的锁存器，第二储存单元包括具有第三和第四反相器的锁存器。
11.根据权利要求6所述的CAM单元，其中第一比较器包括串联连接在匹配线和第一电压之间的第一和第二开关元件，第一开关元件用于从第一储存单元接收第一控制输入，第二开关元件用于从搜索线接收第二控制输入。
12.根据权利要求6所述的CAM单元，其中第二比较器包括串联连接在匹配线和第一电压之间的第三和第四开关元件，第三开关元件用于从第二储存单元接收第三控制输入，第四开关元件用于从反相搜索线接收第四控制输入。
13.一种存储器阵列，包括N个按列设置的位线对，以及M个按行设置的地址线对；以及N×M个存储器单元，分别连接到N个位线对和M个地址线对，每个存储器单元经N个位线对中连接到该存储器单元的一个接收数据，且每个存储器单元包括第一和第二字线，连接到M个地址线对中的每一个；匹配线；搜索线对，包括经其传送搜索数据的搜索线和反相搜索线；第一和第二存储器单元，分别连接到第一和第二字线、以及一个位线对，该第一和第二存储器单元用于分别在第一和第二字线激活时存储经位线对传送的数据；以及第一和第二比较器，连接到第一和第二存储器单元、搜索线对和匹配线，该第一和第二比较器用于响应存储在第一和第二存储器单元中的数据和经搜索线对传送的搜索数据，而执行将匹配线连接到第一电压和使匹配线与第一电压断开连接中之一。
14.根据权利要求13所述的存储器阵列，其中在经位线对中的位线传送的数据与经搜索线传送的搜索数据匹配时，第一和第二比较器使匹配线与第一电压断开连接。
15.根据权利要求13所述的存储器阵列，其中在经位线对中的位线传送的数据与经搜索线传送的搜索数据不匹配时，第一和第二比较器将匹配线连接到第一电压。
16.根据权利要求13所述的存储器阵列，其中第一存储器单元包括用于存储数据的第一储存单元、和连接到第一字线以将经位线对输入的数据施加到第一储存单元的第一连接器，而第二存储器单元包括用于存储数据的第二储存单元、和连接到第二字线以将经位线对输入的数据传送到第二储存单元的第二连接器。
17.根据权利要求16所述的存储器阵列，其中第一储存单元包括具有第一和第二反相器的锁存器，第二储存单元包括具有第三和第四反相器的锁存器。
18.根据权利要求13所述的存储器阵列，其中第一比较器包括串联连接在匹配线和第一电压之间的第一和第二开关元件，第一开关元件用于从第一储存单元接收第一控制输入，第二开关元件用于从搜索线接收第二控制输入。
19.根据权利要求13所述的存储器阵列，其中第二比较器包括串联连接在匹配线和第一电压之间的第三和第四开关元件，第三开关元件用于从第二储存单元接收第三控制输入，第四开关元件用于从反相搜索线接收第四控制输入。
全文摘要
提供了一种高速工作的内容可寻址存储器(CAM)单元。该CAM单元包括由位线和反相位线组成的位线对、第一和第二存储器单元、匹配线、以及第一和第二比较器。第一存储器单元包括第一储存单元、和用于将经位线对输入的数据传送到第一储存单元的第一连接器。第二存储器单元包括第二储存单元、和用于将经位线对输入的数据传送到第二储存单元的第二连接器。第一比较器连接到匹配线和第一储存单元，并响应经搜索线输入的搜索数据和存储在第一储存单元中的数据，而使匹配线与第一电压相连接或断开连接。第二比较器连接到匹配线和第二储存单元，并响应经反相搜索线输入的搜索数据和存储在第二储存单元中的数据，而使匹配线与第一电压相连接或断开连接。
文档编号G11C15/04GK1677567SQ20051005279
公开日2005年10月5日 申请日期2005年3月11日 优先权日2004年3月12日
发明者申昊根, 赵郁来, 徐钟洙 申请人:三星电子株式会社