专利名称：用于在光学介质上记录的写入脉冲产生的制作方法
技术领域：
本发明涉及一种用于在光学介质上记录的写入脉冲产生的方法和电路，并且涉及一种用于使用这样的方法来向光学记录介质写入的装置。
背景技术：
写入脉冲的产生是用于在光学介质上记录的写入策略的重要方面。在记录期间内必须修改写入脉冲，因为它们需要被划分为导入、中间和结束脉冲。而且，依赖于诸如光学介质的制造商的不同方面，这三个脉冲的长度必须是可变的。按照现有技术，通过很高频率的比特时钟来实现写入脉冲的长度的变化，它的独特的脉冲在n个脉冲上累加以获得写入脉冲的意欲长度。这个解决方案的缺点是脉冲长度的间隔的精度受限于主时钟的频率。此外，写入速度限于比特时钟的最大频率的n倍。
发明内容
因此，本发明的目的在于提供一种可靠和准确的方法，用于以低硬件复杂度来产生写入脉冲，它克服了上述的缺点。
按照本发明，这个目的是通过根据比特时钟来产生写入脉冲的方法实现的，所述方法包括步骤将比特时钟除以系数n，使用锁相环将相除的比特时钟乘以系数n+x或n-x，以获得相对于比特时钟时移的信号边，选择期望的时移信号边，并且使用另一个锁相环将所选择的时移信号边乘以系数n，以获得时移的比特时钟。
本发明的原理是使用附加的PLL来产生时延的比特时钟。在x＝1的情况下，所述延迟等于比特时钟周期的第n个部分。在每个周期，所述时延被提高n。所期望的延迟被复用器有益地选择。因此，产生所定义的时延，用于表示具有精度n的写入脉冲的期望长度。本发明可以容易地被应用到高速驱动器，因为不需要高频比特时钟。另外，实现了依赖于时延间隔的所定义精度。本发明的原理不是与频率相关联的，而是自动适配到所产生的频率。
优选的是，通过执行下述步骤来产生多个不同时移的比特时钟选择期望的时移信号边，并且使用另一个锁相环将所选择的时移信号边乘以系数n并行几次。这使得可以基于比特时钟、一个或多个时移比特时钟和表示要记录的凹坑的形状的信号来产生明确的光学输出信号。
类似地，一种用于根据比特时钟来产生写入脉冲的电路包括除法器，用于将比特时钟除以系数n，锁相环，用于将相除的比特时钟乘以系数n+x或n-x，以获得相对于比特时钟时移的信号边，逻辑块，用于选择期望的时移信号边，和另一个锁相环，用于将所选择的时移信号边乘以系数n，以获得时移的比特时钟。
这样的电路构成按照本发明的方法的低复杂度的硬件实现方式。优选的是，多个逻辑块和另一个锁相环被提供来获得多个不同时移的比特时钟，以便可以根据比特时钟、一个或多个时移比特时钟和表示要记录的凹坑的形状的信号通过脉冲控制逻辑来产生明确的光学输出信号。
有益的是，一种用于从光学记录介质读取和/或向光学记录介质写入的装置执行一种方法，或包括用于写入脉冲产生的按照本发明的电路。这样的装置使得可以使用低硬件复杂度来产生精确的写入脉冲。
为了更好地理解本发明，在下面的说明中参照
了例证实施例。应当理解，本发明不限于这些例证实施例，在不脱离本发明的范围的情况下，所说明的特征也可以方便地被组合和/或修改。在附图中图1图解了用于在光学介质上记录的写入脉冲；图2示出了按照本发明的写入脉冲产生电路的方框图；图3图解了使用锁相环来产生写入脉冲的原理；图4描述了按照本发明的写入脉冲产生电路的更详细的方框图；图5示出了解码器单元的硬件实现。
具体实施例方式
图1图解了用于在光学介质上记录的写入脉冲。所示出的是从写入控制单元向激光控制单元提供的信号模式。比特时钟被用作所有单元的主时钟。EFM表示全局写入区域。在图1中，仅仅指示了8T凹坑和3T凹坑。在光学输出控制激光功率的同时，峰值、擦除和偏置表示不同的激光的功率级别。
在图2中，示出了按照本发明的写入脉冲产生电路的方框图。使用比特时钟和EFM信号来控制激光。预除法器1将比特时钟除以n。n的值确定时延的分辨率。延迟步长PLL 2包括除法器3，该除法器具有除了n之外的除法因数，最好是n+1或n-1，延迟步长PLL 2将所相除的比特时钟乘以所述除法器3的除法因数。接收延迟选择信号的逻辑块4允许选择n个可能的延迟之一。包括除法器6的延迟PLL 5将延迟步长PLL 2的输出频率乘以n以再次获得比特时钟频率，但是相对于原始比特时钟而位移所选择的延迟。另一个逻辑块7最后产生激光功率输出模式。对于每条附加的延迟线，需要另一组延迟PLL、除法器和逻辑块。
在图3中，通过比特时钟——它被用作主时钟——的例证模式、延迟步长PLL 2和延迟PLL 5的输出信号来图解使用锁相环的写入脉冲产生的原理。在所述附图中，n被设置为20。对于一个步长的延迟、两个步长的延迟和三个步长的延迟表示延迟PLL 5的输出信号。
图4描述了写入脉冲产生电路的更详细的方框图。所述方框图类似于图2的方框图。仅仅示出了主要功能。除法器1的输入是比特时钟。首先，这个时钟被除以系数n。在除法器1之后，布置了PLL单元，它包括相位比较器20、环路滤波器21、压控振荡器(VCO)22和另一个除法器3。这个PLL单元将比特时钟频率乘以系数n+x。x被定义为+1或-1是最容易和最有益的情况。代数符号定义了相对于比特时钟的正或负延迟。由于例如x＝1(对于n+1或n-1)的差，VCO 22的输出模式在除法器1的输出信号的一个周期内被位移精确的一个比特时钟长度。n的值确定延迟步长的分辨率。例如，在n＝32的情况下，延迟单元的分辨率是比特时钟的长度的1/32。换句话说，比特时钟的周期被划分为n个中间值。
一个周期的第一边(比较在图3中的延迟步长PLL的模式)与比特时钟同步。随后的边以一个周期的1/n的步长位移。解码器8——在图5中更详细地描述了其实现方式——用于获得单个边，因此获得不同的延迟。然后使用复用器9来选择所需要的延迟。在图3和在图5中图解了延迟#3的示例。这个信号的周期等于除法器1的输出信号的周期，但是被时移了。
一个附加的PLL——它也作为倍频器——由相位比较器50、环路滤波器51、VCO 52和具有n个步长的除法器6组成。因为相乘因子是n，因此输出频率等于比特时钟，但是所有的边被位移了比特时钟的长度的m/n，其中m是整数。在图3的示例中，m被设置为3。没有高于比特时钟的频率。复用器9和附加PLL形成一个延迟脉冲产生器。对于每个附加延迟线，需要附加的延迟脉冲产生器。
在倍频器后，提供了脉冲控制逻辑7。这个单元的输入信号是EFM信号，它表示记录凹坑的形状(参见图1)、比特时钟和来自VCO 52的延迟时钟。这些信号被脉冲控制逻辑7组合，以产生如图1所示的光学输出信号。
权利要求
1.一种用于根据比特时钟来产生写入脉冲的方法，包括步骤将比特时钟除以系数n，使用一个锁相环(2，3)将相除的比特时钟乘以系数n+x或n-x，以获得相对于比特时钟时移的信号边，选择期望的时移信号边，并且使用另一个锁相环(5，6)将所选择的时移信号边乘以系数n，以获得时移的比特时钟。
2.按照权利要求1的方法，其中，通过执行下述步骤来产生多个不同时移的比特时钟选择期望的时移信号边，并且使用另一个锁相环(5，6)并行几次将所选择的时移信号边乘以系数n。
3.按照权利要求1或2的方法，其中，使用复用器(4)来选择期望的时移信号边。
4.按照权利要求1-3之一的方法，还包括步骤根据所述比特时钟、一个或多个时移的比特时钟和表示要记录的凹坑的形状的信号来产生光学输出信号。
5.按照权利要求1-4之一的方法，其中x＝1。
6.一种用于根据比特时钟来产生写入脉冲的电路，包括除法器(1)，用于将比特时钟除以系数n，锁相环(2，3)，用于将相除的比特时钟乘以系数n+x或n-x，以获得相对于比特时钟时移的信号边，逻辑块(4)，用于选择期望的时移信号边，以及另一个锁相环(5，6)，用于将所选择的时移信号边乘以系数n，以获得时移的比特时钟。
7.按照权利要求6的电路，其中，多个逻辑块(4)和另一个锁相环(5，6)被提供来获得多个不同时移的比特时钟。
8.按照权利要求7的电路，还包括脉冲控制逻辑(7)，用于根据所述比特时钟、一个或多个时移的比特时钟和表示要记录的凹坑的形状的信号来产生光学输出信号。
9.一种用于从光学记录介质(1)读取和/或向光学记录介质(1)写入的装置，其特征在于，它包括用于执行按照权利要求1-5之一的方法的装置或包括用于产生写入脉冲的按照权利要求6-8之一的电路。
全文摘要
本发明涉及一种用于在光学介质上记录产生写入脉冲的方法和电路，并且涉及一种使用这样的方法来向光学记录介质写入的装置。本发明的目的在于提供一种可靠和准确的方法，用于以低硬件复杂度来产生写入脉冲。按照本发明，这个目的是通过一种用于根据比特时钟来产生写入脉冲的方法来实现的，所述方法包括步骤将比特时钟除以系数n；使用一个锁相环(2，3)将相除的比特时钟乘以系数n+x或n－x，以获得相对于比特时钟时移的信号边；选择期望的时移信号边；并且使用另一个锁相环(5，6)将所选择的时移信号边乘以系数n，以获得时移的比特时钟。
文档编号G11B7/0045GK1684155SQ20051006418
公开日2005年10月19日 申请日期2005年4月13日 优先权日2004年4月16日
发明者彼得·马尔, 迈克尔·休恩克, 威布克·舍恩 申请人:汤姆森特许公司