专利名称：自适应比特恢复装置的制作方法
技术领域：
本发明一般涉及一种自适应比特恢复装置，更具体地，涉及一种 从光记录介质中进行自适应比特恢复的装置。还涉及一种使用这样的 装置从记录介质中读取和/或向记录介质写入的装置。
背景技术：
近来，已经开发了用于来自光记录介质的数据的通道自适应恢复 的技术。然而，由于诸如压縮盘、数字多功能盘、蓝光盘之类的大量 可能的介质类型、以及一些记录介质类型不受外壳保护的事实，所以 需要自适应过程的较强监控。为此，提出了若干方案来实现可靠的数 据获取处理。
一种方案在图1中描述。对从记录介质中捕获的高频数
据流HF进行采样，并在模数转换器1中进行量化，由采样速率转换器 4重新采样至数据通道时钟速率，并馈入处理通道自适应的比特恢复 块11中。用于重新采样的通道时钟在时钟恢复块10中恢复，典型地， 时钟恢复块10包括均衡器2在前的锁相环3。用于该均衡器2的数据 或者从模数转换器1中直接接收，或者作为相位信息从比特恢复块11 中接收。将所获得的数据和时钟发送至解调器9，解调器9将解调数 据发送至纠错处理(至ECC)。
比特恢复块包括自适应均衡器8和相关系数更新块7，相关系数 更新块7使用最小均方(LMS)算法，在目标滤波器5滤波之后，使用 恢复数据对自适应均衡器8的输出进行加权。由于受到用于光记录介
质通道的当前调制方案的增加的符号间干扰，所以提供局部响应最大 似然检测器6，用于从输入数据流检测最可能数据。由于通道调制通 常使用行程长度有限编码装置，所以普遍使用Viterbi解码器6。
最近，提出了提供如图2所示的自适应Viterbi解码器14。在这
种情况下，在监控Viterbi解码器15的输出、即恢复的数据比特同时， 通过目标值更新块17来更新目标值，其中，对于该目标值来测量可能 数据比特的似然。这通过将最佳值、即最可能值与馈入自适应Viterbi 解码器15的数据作比较来实现。提供限幅器12用于粗略地消除不是 由调制引起、而是由数据耦合引起的DC分量。这是修整用于最低频率 的去耦合电容器的数字对应(counterpart)。由调制引起的较高次
(order) DC分量在行程长度时间帧上改变，并在均衡器8中进行处 理。状态检测器16通过监视比特组合，来跟随Viterbi解码器15的 Trellis图。下面将参照图9，对Trellis图进行进一步解释。例如， 随后所检测的比特'++_，(即，比特序列'110'或状态'4')仅允 许转换至下面的状态<3'。从状态'2'中，可以转换至状态'4'和
'5'。如果在目标更新块17中检测到无效的转换，则不使用相应的输 入样本的值来更新该目标，实际应给出与正确信号更加接近的匹配值。 然而，在诸如初始化或当处理由划痕或指纹引起的数据流中的差 错时之类的特定环境下，自适应过程易于变得不稳定和起相反作用。 因此，已提出了引入辅助检测器20来提高在这样的条件下的比特恢复 块ll的自适应性能，以及来满足高速数据检测需求。图3中示出了这 样的装置的图解。辅助检测器20包括预均衡器21、数据预限幅器22、 非线性均衡器23、以及比特检测器24。基本上，该辅助检测器20削 去重新采样hf数据的中心之外的比特信息。检测器20具有考虑行程 长度相关寄生DC分量的特定限制，并且易于误检测较短行程长度数据 比特。然而，在处理记录介质上的破坏数据区域时，辅助检测器20 优于Viterbi检测器14，并且不具有Viterbi比特检测路径14中所 使用的滤波器长度和路径存储深度内在的检测等待。如图3所示的事 件逻辑25将数据样本转换解码为大于零、零、或小于零，并且将该信 息与相应的相位值一起传输至时钟恢复块10 (未示出)。
当处理若干类型的记录介质和通道(如，DVD+RW、 DVD-RW等)时， 自适应过程需要高度灵活性。 一些灵活性仍仅能够由主机控制发起的 系统重新配置来提供，但是由于超大规模集成电路(VLSI)提高的集 成水平， 一些灵活性已在硬件实现的范围内。
发明内容
本发明的目标是提供一种自适应比特恢复的改进装置，允许超出 普通数据检测处理器性能的可靠的比特检测。
根据本发明，通过自适应比特恢复装置来实现该目标，该自适应 比特恢复装置包括自适应均衡器和自适应局部响应最大似然检测器， 还包括针对自适应均衡器和/或自适应局部响应最大似然检测器的增 强控制措施。有利地，增强控制措施包括针对自适应均衡器的溢出控 制块，用于监控至少一个自适应系数。如果将均衡器实现为简化的有
限脉冲响应(FIR) Volterra滤波器，则有利地，溢出控制块监控 Volterra系数。基本上，将该系数看作针对信号不对称的措施。然而， 如果输入信号的抖动过高，则该系数可能会跳出预期的数据范围。在 更一般的方法中，溢出控制扩展至所有系数。在溢出的情况下，縮放 (scaling)块基于溢出控制块的输出信号，向系数路径应用縮放。
有利地，该装置还包括通过将最高绝对系数值与其系数号码作比 较来获得相位信息的装置。由滤波引起的恒定群延时总是在相同位置 给出最高系数值。对于最佳滤波器系数组，中间抽头具有最高值。将 获得的信息传输至主机控制作为相位警告，例如，指示相位在或不在 最佳的标记、或者指示具有最高值的系数的位置标识符。
根据本发明的另一方面，增强控制措施包括用于系数更新权重的 自适应常数(MU)的控制逻辑。有利地，在自适应过程开始期间的系 数更新权重大于正常操作期间的系数更新权重。有利地，对控制逻辑 的操作进行简化，并且仅集中在一些系数上。例如，通过均值时间平 均滤波来过滤系数，并且比较系数用于发现最大值。这可能在自适应 过程期间发生改变，因此，有必要锁定到单个系数。该锁定可以通过 主机控制或通过锁定时间计数器进行解锁。通过分析系数转换的梯度 来监控自适应速度。由于噪声可以引起系数转换斜率的较大改变，所 以有利地，执行有效的预滤波。依据所检测的梯度值，来执行自适应 常数的縮放。通过监控获得的另一信息是在预运行(run-in)期间的 自适应状态。小梯度值意味着系数值改变不多，因而意味着几乎稳定
的自适应。
根据本发明的另一方面，增强控制措施包括状态违规(violation) 检査器，用于监控允许状态及指示状态违规；以及噪声检测器，用于 检测目标值的较大偏差。通常在查找表的帮助下，将恢复数据映射至 相应Trellis状态。状态违规检查器监控允许状态。 一出现査找表的无 效条目，便生成差错指示，并禁止目标值更新。此外，噪声检测块监 控目标值以检测较大偏差。有利地，将该监控简化为中间值。对于噪 声等级检查，过滤所选局部响应估计的中间目标值，主要以去除像寄 生(spurious) DC偏置这样的低频分量，并与给定噪声等级噪声进行
比较。即使实质上已稳定自适应，但目标值变化还是显示出较大活动 性。优选地，将噪声等级发送至主机控制作为噪声警告，并用于控制 目标值更新的縮放以降低输入样本变化的影响。
有利地，增强控制措施包括路径存储和幸存控制块，用于存储每 个状态和最可能状态的路径判决。有利地，路径存储和幸存控制块包 括用于发现无效比特转换的输出检査器。例如，由于在噪声等级太高 以至于无法计算最可能路径的精确可能性时的路径切换，使以上这些 能够发生。将每个状态和最可能状态的路径判决存储在包括多个路径 存储单元的路径存储和幸存控制块中。每个单元包括所选路径id的存 储器、路径映射器和'下一状态'状态机。基本上，路径映射器是相 关Trellis图所允许的所有可能路径的査找表。'下一状态'状态机将 输入路径id图与所提供的最小状态相比较，以计算表示下一最可能最 小状态的下一状态。通过构建路径存储单元链，在输入数据比特值的 历史上展开这些操作。沿该最可能Trellis路径，将最后的pm单元的输 出状态转变为最可能比特。在pm单元的输出处，发现总是有效状态。 由于噪声或数据破坏，会改变沿Trellis图的路径，所以会出现无效比 特序列。因此，输出检查器依据所选通道调制的最小(最大)行程长 度，来存储特定数量的比特，并将当前比特标记为违规或清除。然后， 解调器能够根据其解调方案来确定适当的比特替换。
有利地，将生成的差错信息提供给进一步的处理单元以支持数据 处理。例如，能够向解调块、或者纠错控制指示差错位置。
有利地，根据本发明的自适应比特恢复装置用于从记录介质中读 取和/或向记录介质写入的装置。
为了更好地理解本发明，将在下面的描述中参照附图，对示例性 实施例进行说明。可以理解，本发明并不局限于该示例性实施例，并 且在不偏离本发明范围的情况下，还能够对特定特征进行适当地组合 和/或修改。在附图中
图1示出了用于自适应比特恢复的已知装置；
图2示意性地描述了包括自适应Viterbi解码器的改进自适应比 特恢复块；
图3示出了包括主要和辅助检测器的比特恢复块；
图4描述了根据本发明的比特恢复装置的示例性实施例；
图5示出了自适应均衡器的更加详细的方案；
图6示出了溢出控制向所有滤波器系数的扩展；
图7示出了MU逻辑的实施方式；
图8描述了自适应Vitei"bi解码器的略图9示出了用于PR (1221)和行程长度限制'2，的Trellis图IO示出了自适应目标值更新块的实施方式；
图11描述了目标值对于输入数据样本的变化；以及
图12示出了路径存储和幸存控制块的实施方式。
具体实施例方式
图4中描述了根据本发明的装置的示例性实施例。电路11包括 粗略不对称补偿块26，并发射所谓的擦除标记era—eq、 era—vit，用 于向如解调块9或纠错控制之类的随后处理阶段指示差错位置。
图5中示出了自适应均衡器13的更加详细的方案。将自适应均 衡器13分为如图2所示的块:均衡器8、目标滤波器5和最小均方(LMS) 更新7。将均衡器8实现为简化的有限脉冲响应(FIR) Volterra滤波 器，符合以下基本公式<formula>formula see original document page 9</formula>
其中，A。对应于DC分量、第二项对应于线性FIR滤波器分量、以及第 三项对应于二次Volterra分量。在本例中忽略更高次项。根据实施方 案，简化该公式，并将均衡器8分为包括X延迟单元83和MAC (乘-加)单元84 的线性FIR部分81、以及简化的Volterra部分82，其中， c—dc = ~以及c_vol表示二次滤波器系数/^(m八m2)。对于该系数， 仅需要与过滤X向量的平方中间元素的乘积。
将在下面对典型实施方式的示例进行解释。线性FIR滤波器81 包括具有对称系数组的七抽头(N二7)滤波器。因此，在时间采样11=0 处的滤波为 N 二 7
>■ = e《一cm, = c0. x。 + c, x, + c2. x2 + c3 x3 + c2. x4 + c, . x5 + c。
x6 (2)
该操作分为由X延迟单元83执行的X延迟过程和由MAC单元84执行 的加法和乘法操作。X向量元素X3表示在线性滤波器81群延时处的hf 输入数据，被平方并乘以Volteira系数c^vo1。能够表明，提供包括这 样的非线性元素的均衡器，在非线性效应引起失真的情况下，提高了 关于通道自适应的性能，非线性效应例如由域涌现(domain bloom) 即不对称引起的行程长度相关DC偏移。
为了使均衡器系数适配数据通道，在LMS更新块7中计算一组新的 系数。该对称系数组也允许一般LMS公式的简化实施方式
C, = C。w + 〃. J](《owf _ e o"r *) x ( 3 )
基本上，将恢复数据的滤波反馈ref_data—in与均衡器输出 eq—out相比较，以对于均衡器输入x—del的自适应常数MU进行加权， 并结合至一组累加器72中。为了减少滤波器系数的个数，通过采用对 称滤波器来接受一些质量下降。这反过来允许了简化计算。为此目的， 提供平均器71。反馈滤波器(目标滤波器)5是包括延迟单元51和 MAC单元52的线性FIR滤波器，并且跟随所考虑的数据通道的局部响 应估计。通常，通过声明(对称)滤波器系数PR (abba)来限定该滤
波器5。例如，用于DVD (数字多功能盘)PR (1111)和BD (蓝光盘) PR (1221)是普遍的。
为了匹配系数，分别通过X延迟单元83和EQ延迟单元85对均衡 器输出eq_out和X向量、即均衡器输入进行延迟。
为了提高并支持自适应和差错处理行为，提供了预运行(run-in) 延迟、滤波器系数的溢出控制块86、以及MU控制逻辑74，将在下面 对这些进行描述。
在预运行期间，即，在一跳之后开始数据获取之后，主机控制对 自适应启动进行延迟以防止锁闭或混淆。典型地，在自适应均衡器13 粗略的通道估计之后，添加上Viterbi解码器15的自适应性。自适应 均衡器13中的可加载初始化计数器73简化了启动/重新启动过程。作 为示例，图5中，在自适应均衡器13的LMS更新块7中包括了该初始 化计数器73。
滤波器系数在自适应过程开始时易于迅速变化。依据输入hf数据 的信号质量(抖动、加性噪声等)，自适应性可能会失败、或者与错误 相位所匹配。基本上，线性滤波器的中间抽头将具有最高的绝对值。 与该最佳值的所有偏差给出信号质量的指示，因而能够得到比特恢复 过程的可能质量。
在图5中，均衡器8中的溢出控制块86监控Volterra系数
(c一vol)。基本上，将该系数看作用于不对称信号的措施。然而，如 果输入数据的抖动过高，则该系数可能会跳出预期的数据范围。典型 的实施方式是
if (c—vol 〉 120) SCALE = 2;
slS6
SCALE = 1;
end
当然，120的阈值仅是示例性的，必须根据完整装置的实际实施 方式来进行选择。在滤波器过程中考虑縮放，对该系数产生较大影响。 在更一般的方法中，如图6中所示，将溢出控制86扩展到所有系
数，这在图6中对称图示。包括针对Volterm系数进行求和及相乘的 MAC单元84将系数值传输至范围检查器87。依据由范围检査器87通 过选择器88选择的系数的溢出和重要性，縮放块89将縮放应用于MAC 单元84中相应的系数路径。例如，能够通过寄存器设置、或者基于所 检测的系数最高值来确定选择。通常，中间系数应具有最大值。如果 不是这种情况，则引入相位误差，并且必须縮放其它系数。在图5中， 由溢出控制86之后的乘法器来指示縮放。此外，有利地，通过将最高
绝对系数值与系数号码相比较，来获得相位信息。由滤波引起的恒定 群延时总是在相同位置给出最大系数值。对于最佳滤波器系数组，中 间抽头具有最高值。将获得的信息传输至主机控制作为相位警告，或 者作为标记(如，相位不在/在最佳)、或者作为位置标识符(C0EFF0、 C0EFF1、 C0EFF2、 C0EFF3、...)。
提供LMS更新块7中的MU逻辑74用于系数更新权重，有利地，自适 应过程开始期间的系数更新权重大于正常操作期间的系数更新权重。 图7中描述了MU逻辑74的可能实施方式。对操作进行简化，并且仅集中 在一些系数上。典型地，线性滤波器的中间抽头具有最高系数值。在 对称七抽头示例中，这是系数c3。无噪声自'适应具有奇数号码的系数 作为次高值，但是由于相位失真的可能性，还可能是c2。在滤波器和 LMS操作中的系数位置在上面的等式(2)中示出。
例如通过均值时间平均滤波来过滤系数，以及通过比较块75来比 较以发现最高值。由于这可能在自适应过程中改变，所以需要锁定到 单个系数，能够通过主机控制或通过锁定时间计数器来进行解锁。
通过分析系数转换的梯度来监控自适应的速度。由于噪声会导致 系数转换斜率的较大改变，所以有利地，执行有效的预滤波。用于发 现梯度的梯度分析块76的简单实施方式包括延迟线和减法
grad二coeff一in-coeff—in—delayed (4)
依据所检测的梯度值，由设置等级块77来执行MU縮放 if (grad > 20) MU = 1000;
6ls6
MU = 100;
end
其中假设通过除以大数得到LMS权重，因此LMS权重实际上表示l/m。 当然，上述值仅是示例性的值。取决于LMS更新操作中所使用的比特 宽度，比特转换(例如，乘法)导致'8'左右的MU值。
通过监控获得的另一信息是预运行期间的自适应状态。梯度的小 值意味着系数值改变不多，因而意味着几乎稳定的自适应。
作为这里讨论的用于比特恢复的装置中的第二自适应过程， Vite:rbi解码器15包括类似于溢出控制86或MU逻辑74的装置。下
面将对细节进行讨论。
图8描述了自适应Viterbi解码器15的略图。Viterbi解码器在
以下假设上构建，即，由于受到数据通道调制的给定行程长度限制， 仅可能进行比特等级的特定转换。这些比特等级与该通道的局部响应 估计作比较。该局部响应估计并不代表通道的完美表示，但是即使当 处理受到大量符号间干扰(ISI)的数据流时，也允许添加足够的噪声 余量，以区分比特值转换。对于DVD和BD来说，由于受到不同的调制，
所以也使用不同的局部响应估计。
图8中的Viterbi解码器15通过将由距离计算块150获得的平
方差(欧几里得距离)与所选局部响应多项式的所谓目标值作比较， 实现了软判决方案。为了能够将Viterbi解码器15重新配置至相应的 数据通道，主机控制器接口 151允许启动时的初始化。
加-比-选(ACS)单元152对平方差作和，并沿可能的转换路径 来比较结果。在图9中示出了该方案的图示，称为Trellis图，作为 具有行程长度限制'2'的BD Trellis图的示例。有效的状态被表示 为代表比特流中的'0'和(T的'+ '和序列。所有允许的、 至下一比特传输的其它状态的转换依据转换类型，沿所指示的线进行 转换。
因此，ACS单元152维护一组状态和与当前输入数据值的状态值 差值。与数据值的最小距离给出最可能转换。具有最小值的状态表示 幸存路径，并且存储于路径存储和幸存控制单元153中。由于在第一
比特传输期间没有发现最佳距离，所以保持一组状态和路径。存储深
度的典型值为'15'。
作为Trellis图的示例，对于全部值范围(+ 128.....-128)，考
虑导致状态'+++'(或状态ID 5)的数据值序列'120、 120、 120，。 之后的数据值'100'导致向状态4或状态5 (路径ID5或6)的转换。 选择BD的局部响应作为PR(1221)，即，各个局部响应值的系数是l、 2、 2和1。将和'0'的序列馈入局部响应滤波器仅能够导致特
定的输出值。在'+r作为比特'r、以及'-r作为比特'o'的情
况下，在图9中给出可能的目标值如'-6、 -4、 -2、 0、 +2、 +4、 +6，。 例1:
PR (1221)、数据序列1110—lx(+l)+2x(+l)+2x(+l)+lx(-1)=+4
因此，该转换最可能的下一状态是状态<4'。 例2:
PR (1221)，数据输入120、 120、 120、 100，假设已检测到头三个比 特，并且规定将局部响应序列输出縮放至+128至-128的范围。 目标值
未縮放-6-4 -2 0 +2 +4 +6 已縮放-102 -68 —34 0 +34 +68 +102
路径5: 120x (102)十120x (102) +120x (102) +100x (68)
路径6: 120x (102)十120x (102)十120x (102)十lOOx (102)
通过加至当前状态值的最小路径值来给出下一状态值。因此，对 于状态'5'，有两条路径是可能的，等。具有最小值的状态是最可能 的下一状态。因此，解码器只需要知道该状态以辨别最可能比特。
返回图8，由于路径存储和幸存控制单元153需要存储路径，所 以每条路径都具有ID。由于在Trellis图中仅需要四条不同的路径判 决，所以对于每个所需选择，二进制数字存储是足够的。因此，路径 ID值的四个信号基本上包含二进制数字来辨别路径。这将在下面进行 进一步讨论。
为了在Viterbi解码器15中完成自适应，在目标值更新模块154
中计算目标值的更新。基于数据检测历史和由延迟单元156进行延时 的输入均衡数据流eq—out,从局部响应估计得到这些更新。
为了在差错数据模式的处理期间提高比特恢复装置的性能，提供 了状态违规检査器162、噪声检测器155、以及比特解码控制。在下面 对这些块进行详细讨论。
图10示出了自适应目标值更新块154的可能实施方式。在査找 表160的帮助下，将恢复数据(参考数据)映射至相应的Trellis状 态。将Viterbi解码器15的相应输入样本、即延迟的eq_0Ut传输至 积分阵列(integration array) 161，重新计算该寻址目标值。优选 地，以以下形式实现积分
TV丽TVold+0(TVold—TV腦) (5)
C作为积分常数。状态违规检查器162监控所允许的状态。 一出现査 找表160的无效条目，便生成差错指示(状态违规)，并禁止目标值更 新。
此外，噪声检测块155监控目标值以检测较大偏差。在图中，将 该监控简化为中间值TV3、为此，必须确保已经结束主自适应过程， 或者已知自适应的梯度。如果假设稳定了限制电平(比较图4中的限 幅器12)，以及均衡器13已经根据优选的实施方式稳定了自适应(图 7中的'自适应完成')，则如在图10中所示，开始由噪声等级检査器 155进行噪声等级检査。
对于噪声等级检查，过滤所选局部响应估计的中间目标值173*，
主要以去除像寄生DC偏移这样的低频分量，并与给定噪声等级噪声 lvl进行比较。图11中示出了典型的嘈杂情况。描述了目标值对于输 入数据样本个数的改变。可见，尽管实质上已稳定自适应，但是目标 值变化还是显示出较大活动性。优选地，将噪声等级发送至主机控制 作为噪声警告，并且用于通过縮放块163来控制目标值更新的縮放以
降低输入样本变化的影响。例如，这通过减小积分阵列161的积分常 数来获得。
图12中示出了路径存储和幸存控制块153。块153包括用于发现 无效比特转换的输出检查器175，其中，由于在噪声等级太高以至于
无法计算最可能路径的精确可能性时的路径切换，而发现无效比特转 换。
Viterbi解码器15的软判决将每个状态和最可能状态的路径判决 存储在路径存储和幸存控制块153中。第一阶段作为'pm单元1' 170 示出，包括所选路径id的存储器171、路径映射器172和'下一状态' 状态机173。基本上，路径映射器172是用于图9的Trellis图中示
出的所有可能路径的查找表。由于仅有单个选项是可能的，所以一些 状态转换路径不需要额外路径ID，因此不需要附加存储器171。这样 的情况例如从状态'4'至状态(3'的转换路径。'下一状态'状态机 173将输入路径id映射与所提供的最小状态相比较，以计算表示下一 最可能最小状态的下一状态。通过构建路径存储单元链，在输入数据 比特值的历史上展开这些操作。将最后pm单元的输出状态转换为沿该 最可能Trellis路径的最可能比特。以这种方式，状态'4'将直接转 换为1'(即'0')，状态'5'将直接转换为'+l'(即'l')。
在pm单元的输出处，发现总是有效状态。由于仅存储这些状态， 即<0、 1、 2、 3、 4、 5'，所以提供解码器174用于将状态转化为比 特流。由于沿Trellis图的路径会由于噪声或数据破坏而改变，所以 可能出现无效的比特序列。因此，对于BD，输出检査器175依据所选 通道调制的最小(最大)行程长度来存储三(九)个比特，并将馈入 解调器9的当前比特标记为违规(擦除标记设置)或标记为清除(擦 除标记清除)。然后解调器9能够根据解调方案来确定适当的比特替 换。
权利要求
1、一种自适应比特恢复装置，包括自适应均衡器(13)和自适应局部响应最大似然检测器(14)，其特征在于所述装置还包括针对所述自适应均衡器(13)的溢出控制块(86)，用于监控自适应系数中的一个或多个。
2、 如权利要求1所述的装置，还包括縮放块(89)，用于在所 述溢出控制块(86)指示所述系数中的一个或多个超出其预期数据范 围时，向所述系数值的数据路径中的一条或多条应用缩放。
3、 如权利要求1或2所述的装置，还包括用于通过将最高绝对 系数值与其系数号码作比较来获得相位信息的装置(87)。
4、 如权利要求1至3之一所述的装置，还包括控制逻辑(74)，用于所述系数的抽头值更新的自适应常数。
5、 如权利要求4所述的装置，还包括梯度分析块(76)，用于分析系数转换的梯度来监控自适应速度。
6、 如权利要求5所述的装置，还包括设置等级模块(77)，用 于依据所检测的梯度值来执行自适应系数縮放。
7、 一种自适应比特恢复装置，包括自适应均衡器(13)和自适 应局部响应最大似然检测器(14)，其特征在于所述装置还包括状态违规检査器(162)，用于监控所允许的状态及指示状态违规，以及噪声检测器(155)，用于检测目标值的较大偏差。
8、 如权利要求7所述的装置，还包括可控縮放块(163)，用于 缩放目标值更新以减小输入样本变化的影响。
9、 如权利要求7或8所述的装置，还包括路径存储和幸存控制 块(153)，用于存储每个状态和最可能状态的路径判决。
10、 如权利要求9所述的装置，还包括输出检査器(175)，用于发现无效比特转换。
11、 如权利要求1至10之一所述的装置，其中，将所生成的差 错信息提供给进一步处理单元(9)以支持数据处理。
12、 一种用于从记录介质中读取和/或向记录介质写入的装置， 其特征在于，所述装置包括根据权利要求1-11之一所述的自适应比特 恢复装置。
全文摘要
本发明涉及一种自适应比特恢复装置，以及一种使用所述装置从记录介质中读取和/或向记录介质写入的装置。根据本发明，用于自适应比特恢复的装置包括自适应均衡器(13)和自适应局部响应最大似然检测器(14)；还包括针对自适应均衡器(13)的溢出控制块(86)，用于监控自适应系数中的一个或多个；和/或状态违规检查器(162)，用于监控所允许的状态及指示状态违规；以及噪声检测器(155)，用于检测目标值的较大偏差。
文档编号G11B5/09GK101099295SQ200580006949
公开日2008年1月2日 申请日期2005年2月26日 优先权日2004年3月9日
发明者德克·施密特, 斯特凡·拉普, 阿克塞尔·科哈尔 申请人:汤姆森许可贸易公司