具有浮凸电阻性尖端的半导体探针及其制造方法

文档序号:6778197阅读:290来源:国知局
专利名称:具有浮凸电阻性尖端的半导体探针及其制造方法
技术领域
本发明涉及一种具有浮凸电阻性尖端的半导体探针及其制造方法,且更
具体而言,涉及一种在X和Y扫描方向均具有高分辨率的带浮凸电阻性尖 端的半导体探针。
背景技术
随着对例如移动通讯终端和个人数字助理的小型电子装置的需求增加, 带来了对超小型高集成记录媒质的需要。然而,由于常规硬盘的微型化不容 易,且闪存的高集成也困难,因此已经对使用扫描探针的信息存储装置展开 了研究。
扫描探针用于各种扫描探针显微(SPM )技术中。它们的示例是通过探 测根据施加在扫描探针和样品之间的电压差流通的电流而读取信息的扫描 隧道显微镜(STM)、使用扫描探针与样品之间的原子力的原子力显微镜 (AFM )、使用样品的磁场与磁化扫描^j罙针之间的f兹力的^t力显微镜 (MFM)、克服可见光的分辨率极限的扫描近场光学显微镜(SNOM)、和使 用样品与扫描探针之间的静电电荷的静电力显微镜(EFM )。
为了使用SPM技术以高速度和高密度读和写信息,扫描探针必须能够 探测直径小至数十纳米的区域的表面电荷。而且,为了提高读和写速度,悬 臂必须制造为阵列。
图1是公开于国际专利申请No. WO 03/096409的具有常规电阻性尖端 30的悬臂70的截面图。该电阻性尖端30从悬臂70垂直突出地设置,能够 制造为阵列,且能够具有数十纳米直径的电阻区36。
参考图1,半导体探针的电阻性尖端30包括掺杂第一掺杂剂的主体38、 位于电阻性尖端30的端部上并轻掺杂的第二掺杂剂的电阻区36、和位于主 体38的两侧斜面上并掺杂高浓度的第二4参杂剂的第一和第二半导体电极区 32和34。
然而,在具有常规半导体电阻性尖端30的半导体一笨针中,通过在形成
电阻性尖端30的湿法蚀刻工艺或干法各向同性蚀刻工艺中的过度蚀刻,高 浓度掺杂的第一和第二半导体电极区32和34的斜面区的尺寸被减小。因此, 斜面上的导电区减小,并因此可能减小电阻区36的空间分辨率。而且,在 制造工艺和热扩散工艺中,例如在所需的12小时的100(TC温度的退火过程 中,电阻性尖端30很可能被例如300keV的高能离子注入损伤。而且,为了 锐化电阻性尖端30需要在氧气氛下于IOO(TC温度进行30到40分钟的热氧 化工艺。
而且,与X方向相比,具有常规电阻性尖端的半导体探针在Y方向具 有很低的分辨率。

发明内容
本发明提供了 一种在X方向和Y方向都具有高分辨率的半导体探针。 本发明还提供了制造该半导体探针的方法。
根据本发明的 一方面,提供了 一种具有高分辨率浮凸电阻性尖端的半导 体探针,该半导体探针包括在悬臂上沿与悬臂的长度方向交叉的第一方向 突出到预定高度的突出部分;形成在该突出部分上的浮凸电阻性尖端;和在 突出部分的浮凸电阻性尖端任一侧形成的第 一和第二半导体电极区,其中悬 臂掺杂有第一掺杂剂,第一和第二半导体电^L区及浮凸电阻性尖端掺杂有第
二掺杂剂,该第二掺杂剂具有与第一掺杂剂不同的极性,且浮凸电阻性尖端 以低于第 一和第二半导体电极区的浓度掺杂。
浮凸电阻性尖端可以是具有100nm或以下的宽度,优选14到50nm的
宽度的矩形柱。
半导体探针还可以包括沿垂直交叉第一方向的第二方向形成在浮凸电 阻性尖端两侧上的第 一 间隔物。
该第 一 间隔物可以由绝缘材料形成。隔物。
第二间隔物可以由绝缘材料或金属形成。
根据本发明的另 一方面,提供了 一种具有高精度浮凸电阻性尖端的半导 体探针的制造方法,包括(a)在掺杂有第一掺杂剂的基板上表面上形成第 一掩模膜,该第一掩模膜具有沿第二方向的条紋形状;(b)通过从第一掩模
膜上方蚀刻基板而形成具有条紋形状的浮凸部分;(c)通过在被第一掩模膜
暴露的基板区域上掺杂高浓度的第二掺杂剂而形成第一和第二半导体电极
区,并形成浮凸部分为电阻区,该第二掺杂剂具有不同于第 一掺杂剂的极性; (d)沿垂直交叉浮凸部分的第二方向的第 一方向在基板上形成具有条紋形 状的光致抗蚀剂;(e)通过使用该光致抗蚀剂作为第二掩模膜除去第一和第 二半导体电极区而在基板上形成突出部分到预定高度,并在该突出部分上形 成浮凸电阻性尖端;和(f)通过蚀刻基板的下表面而形成悬臂,使得浮凸 电阻性尖端位于悬臂端部。
步骤(c)可以包括以低浓度第二掺杂剂掺杂第一和第二半导体电极区 之间的浮凸部分。
步骤(c)中的第二掺杂剂的高浓度掺杂可以包括以10keV或以下的注 入能量向基板中注入第二掺杂剂。
步骤(c)可以包括在基板上进行快速热退火。
步骤(e)可以包括通过使用该光致抗蚀剂作为第二掩模膜除去暴露 的浮凸部分而形成浮凸电阻性尖端;在基板和第二掩模膜上沉积绝缘材料 层;通过使用各向异性蚀刻工艺从基板上方除去绝缘材料层而沿第二方向在 浮凸电阻性尖端的两侧上形成第一间隔物;和通过蚀刻基一反到预定深度除去 第一和第二半导体电极区而形成突出部分。
步骤(b)还可以包括沿第一方向在浮凸部分的两侧上形成第二间隔物; 且步骤(c)可以包括通过以高浓度的第二掺杂剂掺杂被第一掩模膜和第二 间隔物暴露的基板区域而形成第一和第二半导体电极区,该第二掺杂剂具有 不同于第一掺杂剂的极性,并形成浮凸部分为电阻区。
第二间隔物的形成可以包括在第一掩模膜和基板上沉积绝缘材料或金 属;和使用各向异性蚀刻工艺从基板上方暴露第 一掩模膜和基板表面。


通过参考附图对本发明示例性实施例的详细描述,本发明的上述和其他 特点和优点将变得更为明显,在附图中
图1是示出具有常规电阻性尖端的悬臂的截面的尖端部分的截面图3是用于解释图2的半导体探针的功能的截面图4A到4H是依次示出根据本发明实施例的具有浮凸电阻性尖端的半 导体探针的制造方法的透视图5是用于比较根据本发明实施例的半导体探针与常身见结构中的半导体 探针的分辨率的用于模拟的探针的截面图6是示出图5的模拟结果的曲线图7是示出根据本发明另 一实施例的具有浮凸电阻性尖端的半导体探针 的尖端部分的截面图8A和8B是示出图7的具有浮凸电阻性尖端的半导体探针的制造方 法的透视图9是示出根据本发明再一实施例的具有浮凸电阻性尖端的半导体探针 的尖端部分的截面图IO是示出图9的具有浮凸电阻性尖端的半导体探针的制造方法的透 视图;且
图11是示出根据本发明再一实施例的具有浮凸电阻性尖端的半导体探 针的制造方法的截面图。
具体实施例方式
现在将参考附图更详细地描述根据本发明的具有浮凸电阻性尖端的半 导体探针及其制造方法,在附图中示出了本发明的示例性实施例。在附图中, 为了清楚而放大了层和区域的厚度。
图2是示出根据本发明实施例的具有浮凸电阻性尖端的半导体探针的尖 端部分的截面图。左侧图是沿x方向所取的截面图,且右侧图是沿左侧图的 II-II线即沿y方向所取的截面图。
参考图2,在掺杂第一掺杂剂的悬臂170的端部形成浮凸单元172,该 浮凸单元172在交叉悬臂170的长度方向的第一方向(x方向)形成,并浮 凸预定高度例如100nm。至少浮凸单元172的上部是掺杂第二掺杂剂的区域。 在浮凸单元172上形成掺杂第二掺杂剂的电阻性尖端130。电阻性尖端130 可以形成为矩形柱。电阻性尖端130是掺杂低浓度的第二掺杂剂的电阻区 136。在悬臂170上的电阻性尖端130的两侧上形成掺杂高浓度第二掺杂剂 的第一电极区132和第二电极区134。在向第一和第二电极区132和134中
注入离子的工艺中可以形成第一和第二电极区132和134之间的悬臂170的 部分以及电阻性尖端130。这里,第一掺杂剂可以是p型掺杂剂且第二掺杂 剂可以是n型掺杂剂。
电阻性尖端130的宽度Wl和W2可以通过制造电阻性尖端130工艺中 使用的两个掩模来控制。宽度Wl相应于第一掩模的宽度,且浮凸单元172 的宽度W3可以形成为与第二掩模相同的宽度。宽度W2可以形成为等于或 小于第二掩模的宽度。如果电阻性尖端130具有100nm或以下的宽度Wl 和W2,形成第一和第二电极区132和134的离子注入能量可以减小到例如 10keV。因此,可以防止在离子注入工艺中半导体探针的损伤。而且,形成 在电阻性尖端130两侧上的导电区132和134;£盖除了电阻性尖端130之外 的区域,因此提高了根据本发明实施例的半导体探针的分辨率。电阻性尖端 130的宽度W1和W2可以是100nm或以下,^尤选14到50nm,以实现高分 辨率。当砷As以10keV注入时,As具有在深度方向的密度分布。已知^:影 范围(projected range)即As密度最大处的深度大约是10nm,且从离子注 入掩模末端沿水平方向的分布约为投影范围的30%到40%。因此,为了在 进行离子注入和活化退火工艺之后形成电阻区,电阻性尖端130的最小宽度 可以是投影范围的1.4倍(14nm)。
同时,当根据本发明实施例的半导体探针在交叉第一方向(x方向)的 第二方向(y方向)扫描时,电场仅影响浮凸电阻性尖端130。因此,在第 二方向的分辨率提高。
图3是图2的半导体探针的电阻性尖端130的端部的放大视图。
现在将参考图3描述根据本发明实施例的具有浮凸电阻性尖端的半导体 探针的操作。
在电阻性尖端130中,当探测记录媒质133的表面电荷137时,虽然非 导电耗尽区138不扩展到第一和第二半导体电极区132和134,但由于电阻 区136的面积被非导电耗尽区138减小,电阻区136的电阻改变。因此,从 电阻区136的电阻变化可以探测记录媒质133的表面电荷137的极性和大小。 可以看出形成在电阻区136中的非导电耗尽区138由于负表面电荷137产生 的电场而朝第一和第二半导体电极区132和134逐渐扩展。具体地,根据本 发明的电阻性尖端130区别于作为导体的第一和第二电极区132和134,因 此提高电阻性尖端130的空间分辨率。
当根据本发明实施例的半导体探针在X方向扫描时,形成在突出部分
172上的第一和第二电极区132和134限定电阻区136, -使得记录媒质133 的负表面电荷137可以集中于电阻性尖端130。因此,由记录i某质133的负 表面电荷137 (见图3)产生的电场改变电阻性尖端130的电阻,且从电阻 变化可以正确探测表面电荷137的极性和大小。
而且,当根据本发明实施例的半导体探针在y方向扫描时,表面电荷137 集中于电阻区136的电阻性尖端130,因此提高分辨率。
图4A到4H是依次示出根据本发明实施例的具有浮凸电阻性尖端的半 导体探针的制造方法的透视图。
参考图4A,由氧化硅或氮化硅形成的掩模膜333形成在掺杂第一掺杂 剂的基板331的表面上。光致抗蚀剂335涂覆在掩模膜333上。接着,具有 条紋形状的掩模338设置在光致抗蚀剂335上方。
参考图4B,通过在掩模膜333上进行曝光、显影和蚀刻工艺,条紋形 状掩模膜333a形成在基板331上。条紋形状掩模膜333a的宽度可以约为 1 OOnm或以下,优选14到50nm。
参考图4C,通过在掩模膜333a上进行千法蚀刻,基板331被蚀刻到约 100nm的深度。因此,具有条紋形状的浮凸部分337形成于基板331。
参考图4D,通过在掩模膜333a上方掺杂高浓度的第二掺杂剂而形成第 一和第二半导体电极区332和334。此时可以4吏用例如10keV的低离子注入 能量。在本发明中离子注入能量可以减少的原因是,由于不存在蚀刻电阻性 尖端两侧的第 一和第二半导体电极区332和334以形成浮凸的电阻性尖端的 工艺,所以第一和第二半导体电极区332和334能够形成得薄。而且,由于 掩模膜333a的宽度窄,可以通过短的离子注入工艺和热扩散工艺容易地在 第一和第二半导体电极区332和334之间形成电阻区336。第一和第二半导 体电极区332和334由于它们的低电阻率而充当导体。接着,在除去掩模膜 333a之后,通过快速热退火(RTA)活化注入的离子。本发明的RTA工艺 在IOO(TC进行数分钟。
参考图4E,在基板331的上表面上涂覆光致抗蚀剂339之后,具有交 叉条紋形状掩模膜333a的条紋形状的光掩模340设置在光致抗蚀剂339上 方。
参考图4F,当对光致抗蚀剂339进行曝光、显影和蚀刻工艺之后,形成具有与光掩模340相同形状的光致抗蚀剂层339a。
参考图4G,通过使用具有条紋形状的光致抗蚀剂层339a作为掩模蚀刻 浮凸部分337而形成浮凸部分337a。此时,通过条紋形状掩模膜333a暴露 的第一和第二半导体电极区332和334的上表面被蚀刻,-f旦与以三个表面暴 露的浮凸单元337相比蚀刻率很低。
参考图4H,当通过掩模339a暴露的基板331被进一步蚀刻使得去除不 被掩模膜339a覆盖的第一和第二半导体电极区332和334时,在基板331 上形成突出部分340,且在突出部分340上形成浮凸部分337a。未被条紋形 状掩模膜339a覆盖的浮凸部分337a的侧表面的一部分可被蚀刻。
当光致抗蚀剂层339a从基板331移除时,在基板331上形成具有矩形 柱形状的浮凸部分337a。此浮凸部分337a是^4居本发明的电阻性尖端。
接着,通过蚀刻基板331的下表面形成悬臂(未示出),使得电阻性尖 端337a能够位于悬臂表面的端部上,并进行将电极焊盘(未示出)连接到 第一和第二半导体电极区332和334的工艺。形成悬臂的工艺是本领域已知 的,且因此省略其详细描述。
图5是用于比较根据本发明实施例的半导体探针与具有常规结构(在图 4G中除去了掩模膜333a的结构)的半导体探针的分辨率的用于模拟的探针 的截面图。
参考图5,源电极432和漏电极434沿x方向形成在电阻性尖端430的 任一侧上,且用于提供浮置电压的金属440形成在与电阻性尖端430分隔50 nm的位置。金属340的开口 442的直径是10nm。 + IV和-IV的浮置电压 施加到金属440。在由箭头A表示的方向(实际在y方向)移动浮置电压时 测量电阻性尖端430的漏电流。模拟结果在图6中示出。
参考图6,可以看出,与常规结构的半导体探针在y方向扫描时的分辨 率相比,根据本发明实施例的半导体探针的y方向分辨率显著提高。
图7是示出根据本发明另 一实施例的具有浮凸电阻性尖端的半导体探针 的尖端部分的截面图。左侧的图是沿x方向所取的截面图,且右侧的图是沿 左侧图的VII-VII线即y方向所取的截面图。相似的附图标记用于表示与图 2的元件基本相同的元件,且因此将不重复其详细描述。
参考图7,间隔物150沿悬臂170的第二方向(y方向)形成在电阻性 尖端130的两侧上。间隔物150之间的电阻性尖端130的宽度W4形成得窄
于突出部分172的宽度W5。间隔物150防止在蚀刻工艺中电阻性尖端130 在y方向被蚀刻,并由绝缘材料形成。绝缘材料可以是半导体工艺中通常使
用的材料。
根据本发明该实施例的半导体探针与图2的半导体探针一样在y方向也 具有提高的分辨率,且详细描述将省略。
现在将描述根据本发明该实施例的半导体探针的制造方法。
图4A到4G所示的操作也可以用于根据本实施例的半导体探针的制造 方法。参考图8A,在图4G的所得产物上沉积绝缘材料(未示出)。接着, 当从基板331上方各向异性地蚀刻绝缘材料时,由绝缘材料形成的间隔物 350形成在浮凸部分337a的两侧上。
参考图8B,当由掩模膜339a和间隔物350暴露的基板331被进一步蚀 刻时,在基板331上形成突出部分340,且在浮凸单元340上形成电阻性尖 端337a。当从基板331除去掩模膜339a时,在基板331上形成具有矩形柱 形状的电阻性尖端337a。
接着,通过蚀刻基板331的下表面形成悬臂(未示出),使得电阻性尖 端337可以设置在悬臂表面的端部上,并进行将电极焊盘(未示出)连接到 第一和第二半导体电极区332和334的工艺。形成悬臂的工艺在本领域中是 已知的,且因此省略详细描述。
图9是示出根据本发明再一实施例的具有浮凸电阻性尖端的半导体探针 的尖端部分的截面图。左侧图是沿x方向所取的截面图,且右侧图是左侧图 的IX-IX线即y方向的截面图。相似的附图标记用于表示与图2的元件基本 相同的元件,且因此将不重复其详细描述。
参考图9,沿悬臂170的第一方向(x方向)在电阻性尖端130的两侧 上形成间隔物160。当掩模膜333a的宽度窄时,在图4D的掺杂工艺中,第 一和第二半导体电极区132和134之间的间隙可减小。因此,间隔物160的 目的是防止由于第一和第二半导体电极区132和134之间的减小的间隙而在 电阻区136发生短路(short cut )。间隔物160可以由绝缘材料或例如Al、 Ti、 W、 Sn、 Cu或Cr的金属形成。
现在将描述根据本发明再一 实施例的半导体探针的制造方法。
图4A到4C所示的操作可以用于根据本实施例的半导体探针的制造方 法。参考图10,在图4C的所得产物上沉积绝缘材料或金属。接着,当各向
异性蚀刻该绝缘材料或金属时,在浮凸部分337的两侧上形成间隔物360。 后续工艺与参考图4D到4H所述的操作相同,且因此不重复详细描述。
图11是示出根据本发明再一实施例的具有浮凸电阻性尖端的半导体探 针的尖端部分的截面图。左侧图是沿x方向所取的截面图,且右侧图是沿左 侧图的XI-XI线即y方向所取的截面图。相似的附图标记用于表示与图2的 元件基本相同的元件,且因此将不重复其详细描述。
参考图11,沿悬臂170的第二方向(y方向)在电阻性尖端130的两侧 上形成第一间隔物150,并沿悬臂170的第一方向(x方向)在电阻性尖端 130的两侧上形成第二间隔物160。
第一间隔物150防止在蚀刻工艺中电阻性尖端130^C沿y方向蚀刻。第 一间隔物150可以由绝缘材料形成。选择绝缘材料没有特别限制,且间隔物 150可以由半导体工艺中通常使用的材料形成。
当条紋形状掩模膜333a的宽度窄时,在图4D的掺杂工艺中,第一和第 二半导体电极区332和334之间的间隙可减小。因此,间隔物160的目的是 防止由于第 一和第二半导体电极区132和134之间的减小的间隙而在电阻区 136发生短路。第二间隔物160可以由绝缘材料或例如Al、 Ti、 W、 Sn、 Cu 或Cr的金属形成。
可以从参考图7和9描述的半导体探针的制造方法理解根据本发明再一 实施例的半导体探针的制造方法,且因此将不重复其详细描述。
在根据本发明的具有浮凸电阻性尖端的半导体探针中,由于在突出部分
x方向和y方向的分辨率都提高了 。
在离子注入工艺中使用低能量,所以可以防止对半导体探针的损伤。而且, 由于该方法不包括难以控制的常规的长时间离子扩散工艺,因此能够容易地 制造期望的半导体探针。
虽然已经参考本发明的示例性实施例具体示出并描述了本发明,但本领 域技术人员将理解,在不脱离由所附权利要求所限定的本发明的精神和范围 内可以进行形式和细节的各种变化。
权利要求
1、一种具有高分辨率浮凸电阻性尖端的半导体探针,包括突出部分,沿交叉悬臂长度方向的第一方向在悬臂上突出预定高度;浮凸电阻性尖端,形成在所述突出部分上;和第一和第二半导体电极区,在所述突出部分处形成在所述浮凸电阻性尖端的两侧;其中所述悬臂掺杂有第一掺杂剂,所述第一和第二半导体电极区和浮凸电阻性尖端掺杂有第二掺杂剂,该第二掺杂剂具有不同于第一掺杂剂的极性,且所述浮凸电阻性尖端掺杂浓度低于所述第一和第二半导体电极区。
2、 根据权利要求1所述的半导体探针,其中所述浮凸电阻性尖端是具 有100nm或更小宽度的矩形柱。
3、 根据权利要求2所述的半导体探针,其中所述浮凸电阻性尖端具有 14到50nm的宽度。
4、 根据权利要求1所述的半导体探针,还包括沿垂直于所述第一方向 的第二方向形成在所述浮凸电阻性尖端的两侧上的第 一间隔物。
5、 根据权利要求4所述的半导体探针,其中所述第一间隔物由绝缘材 料形成。
6、 根据权利要求4所述的半导体探针,还包括所述突起部分上所述浮 凸电阻性尖端两侧上的第二间隔物。
7、 根据权利要求6所述的半导体探针,其中所述第二间隔物由绝缘材 料或金属形成。
8、 根据权利要求1所述的半导体探针,还包括沿所述第一方向位于所 述浮凸电阻性尖端两侧上的第二间隔物。
9、 根据权利要求8所述的半导体探针,其中所述第二间隔物由绝缘材 料或金属形成。
10、 一种具有高分辨率浮凸电阻性尖端的半导体探针的制造方法,包括(a) 在掺杂有第一掺杂剂的衬底的上表面上形成具有沿第二方向的条 紋形状的第一掩模膜;(b) 通过从所述第一掩模膜上方蚀刻所述衬底而形成具有条紋形状的 浮凸部分;(C )通过在所述第 一 掩模膜所暴露的基板的区域上掺杂高浓度的第二 掺杂剂而形成第一和第二半导体电极区,并形成浮凸部分为电阻区,其中第二掺杂剂导致与第 一掺杂剂不同的极性;(d)沿垂直交叉所述浮凸部分的第二方向的第一方向在基板上形成具有条紋形状的光致抗蚀剂;(e )通过使用该光致抗蚀剂作为第二掩模膜除去第一和第二半导体电 极区而在基板上形成突出部分到预定高度,并在该突出部分上形成浮凸电阻 性尖端;和(f)通过蚀刻基板的下表面而形成悬臂,使得浮凸电阻性尖端位于悬臂端部。
11、 根据权利要求IO所述的方法,其中步骤(c)包括以低浓度第二掺 杂剂掺杂第一和第二半导体电极区之间的浮凸部分。
12、 根据权利要求11所述的方法,其中步骤(c)中的第二掺杂剂的高 浓度掺杂包括以10keV或更低的注入能量向基板中注入第二摻杂剂。
13、 根据权利要求11所述的方法,其中步骤(c)包括在基板上进行快
14、 根据权利要求IO所述的方法,其中所述第一和第二掩模膜分别具 有100nm或更小的宽度。
15、 根据权利要求IO所述的方法,其中步骤(e)包括通过使用该光致抗蚀剂作为第二掩模膜除去暴露的浮凸部分而形成浮 凸电阻性尖端;在基板和第二掩模膜上沉积绝缘材料层;通过使用各向异性蚀刻工艺从基板上方除去绝缘材料层而沿第二方向 在浮凸电阻性尖端的两侧上形成第一间隔物;及通过蚀刻基板到预定深度除去第一和第二半导体电极区而形成突出部分。
16、 根据权利要求15所述的方法,其中步骤(b)还包括沿第一方向在 浮凸部分的两侧上形成第二间隔物;且步骤(c)包括通过以高浓度的第二掺杂剂掺杂被第一掩模膜和第二间 隔物暴露的基板区域而形成第一和第二半导体电极区,该第二掺杂剂具有不 同于第一掺杂剂的极性,并形成浮凸部分为电阻区。
17、 根据权利要求16所述的方法,其中第二间隔物的形成包括.-在第一掩模膜和基板上沉积绝缘材料或金属;和使用各向异性蚀刻工艺从基板上方暴露基板表面和第 一掩模膜。
18、 根据权利要求IO所述的方法,其中步骤(b)还包括沿所述第一方 向在浮凸部分的两侧上形成第二间隔物,且步骤(c)包括通过用高浓度第二掺杂剂掺杂由第一掩模膜和第二间隔 物暴露的基板区域而形成第一和第二半导体电极区,并形成所述浮凸部分为 所述电阻区,其中所述第二掺杂剂具有不同于第 一摻杂剂的极性。
19、 根据权利要求18所述的方法,其中形成第二间隔物包括 在所述第一掩模膜和基板上沉积绝缘材料或金属;和 使用各向异性蚀刻工艺从所述基板上方暴露该基板的表面和第一掩模
全文摘要
本发明提供了一种具有浮凸电阻性尖端的半导体探针及该半导体探针的制造方法。该半导体探针包括沿交叉悬臂长度方向的第一方向在悬臂上突出到预定高度的突出部分、形成在该突出部分上的浮凸电阻性尖端、和在该突出部分的浮凸电阻性尖端的任一侧形成的第一和第二半导体电极区,其中该悬臂掺杂第一掺杂剂,第一和第二半导体电极区和浮凸电阻性尖端掺杂极性不同于第一掺杂剂的第二掺杂剂,且浮凸电阻性尖端以低于第一和第二半导体电极区的浓度掺杂。
文档编号G11B9/14GK101165816SQ20071009663
公开日2008年4月23日 申请日期2007年4月19日 优先权日2006年10月20日
发明者丁柱焕, 李载泓, 洪承范, 申炯澈, 金俊秀 申请人:三星电子株式会社;首尔大学校产学协力财团
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1