专利名称：数据写入存储器的装置及其方法
技术领域：
本发明相关于一种数据写入存储器的装置及其方法，尤指
一种用于DMB - TH系统中，将数据写入SDRAM的装置及其方法。
背景技术：
SDRAM中的存储空间通常会分成四个Bank , 分别为 Bank0、 Bankl、 Bank2禾口Bank3 ,在4吏用SDRAMi己录凄t才居日于， 连续的数据会被分别储存在四个Bank中，如图l所示，图l显示 SDRAM的内部记录结构，SDRAM1的内部分成BankO ~ Bank3 四个存储阵列，其中每一个存储阵列皆包括多个存储单元，在 传统上使用SDRAM存储数据的时候，通常会直接将数据依据 Bank0 ~ Bank3的顺序依序写入，当BankO存储阵列写满之后， 才写入Bankl存储阵列，依照这样的顺序将数据完全写入 SDRAM中。
但是根据SDRAM的特性，依序将数据从BankO依序写入至 Bank3需要使用大量的buffer,以负荷在读取以及写入时大量数 据的暂存，如此一来不但增加了硬件的负担，并且会使读取写 入的效率不高，因此如何将数据更有效率的写入S D R A M成为重
要的课题。
发明内容
因此，本发明提供一种数据写入存储器的方法，其中该存 储器包括多个存储阵列，每一该多个存储阵列包括多个存储单 元，该方法包括提供多个緩沖装置，用以暂存被进行读取的
该数据以及被写入的该数据；提供一控制装置，用以将该数据 分割成多个片段，并控制该多个片段写入该存储器的顺序；以 及将该多个片段依序写入该多个存储阵列的多个存储单元中的 第一个存储单元，当该多个存储阵列的多个存储单元中的第一 个存储单元写满后，开始写入该多个存储阵列的多个存储单元 中的第二个存储单元，并以此类推，完成所有该多个片段写入 该存储器的动作。
本发明所述的数据写入存储器的方法，其中该存储器包括 四个存储阵列，分别为第一存储阵列、第二存储阵列、第三存 储阵列及第四存储阵列，每一存储阵列分别包括十三个存储单 元。
本发明所述的数据写入存储器的方法，其中该多个緩冲装 置包括第一缓沖装置以及第二緩冲装置，该第一缓冲装置及该
第二緩冲装置皆为4x20 bit FIFO ( first in first out)緩冲装置。
本发明所述的数据写入存储器的方法，其中该第 一 緩冲装 置暂存将写入该多个存储阵列的第一个存储单元、第三个存储 单元、第五个存储单元、第七个存储单元、第九个存储单元、 第十一个存储单元及第十三个存储单元的该多个片段，该第二 緩冲装置暂存将写入该多个存储阵列的第二个存储单元、第四 个存储单元、第六个存储单元、第八个存储单元、第十个存储 单元及第十二个存储单元的该多个片段。
本发明所述的数据写入存储器的方法，其中该第 一 緩冲装 置以及该第二緩冲装置分别可同时暂存4组20bit的该片段，该 多个緩沖装置共可同时暂存8组该片段。
本发明所述的数据写入存储器的方法，该多个緩冲装置可 同时提供8组该片段的读取以及写入。
本发明所述的数据写入存储器的方法，该方法用于DMB -
TH系统中。
本发明另提供一种数据写入存储器的方法，其中该存储器 包括多个存储阵列，每一存储阵列包括多个存储单元，该数据
被分成多个片段，该方法包括将该多个片段依序写入该多个 存储阵列的多个存储单元中的第一个存储单元，当该多个存储 阵列的多个存储单元中的第一个存储单元写满后，开始写入该 多个存储阵列的多个存储单元中的第二个存储单元，并以此类 推，完成所有该多个片段写入该存储器的动作。
本发明所述的数据写入存储器的方法，该方法更包括提供 多个緩冲装置，用以暂存被进行读取的该数据以及被写入的该 数据；以及提供一控制装置，用以将该数据分割成多个片段， 并控制该多个片段写入该存储器的顺序。
本发明所述的数据写入存储器的方法，其中该多个緩冲装 置包括第一緩冲装置以及第二緩冲装置，该第一緩冲装置及该 第二緩冲装置皆为4x20 bit FIFO ( first in first out)緩冲装置。
本发明所述的数据写入存储器的方法，其中该存储器包括 四个存储阵列，分别为第一存储阵列、第二存储阵列、第三存 储阵列及第四存储阵列，每一存储阵列分别包括十三个存储单 元。
本发明所述的数据写入存储器的方法，其中该第一緩沖装 置暂存将写入该多个存储阵列的第一个存储单元、第三个存储 单元、第五个存储单元、第七个存储单元、第九个存储单元、 第十一个存储单元及第十三个存储单元的该多个片段，该第二 緩沖装置暂存将写入该多个存储阵列的第二个存储单元、第四 个存储单元、第六个存储单元、第八个存储单元、第十个存储 单元及第十二个存储单元的该多个片段。
本发明所述的数据写入存储器的方法，其中该第 一 緩沖装
置以及该第二緩冲装置分别可同时暂存4组20bit的该片段，该 多个緩冲装置共可同时暂存8组该片段。
本发明所述的数据写入存储器的方法，该多个緩沖装置可 同时提供8组该片段的读取以及写入。
本发明所述的数据写入存储器的方法，该方法用于D M B -TH系统中。
本发明又提供一种将一数据写入存储器的装置，其包括 一存储器，该存储器包括多个存储阵列，每一该多个存储阵列 包括多个存储单元；多个緩冲装置，用以暂存被进行读取的该 数据以及被写入的该数据； 一控制装置，用以将该数据分割成 多个片段，并控制该多个片段写入该存储器的顺序；其中，该 控制装置将该多个片段依序写入该多个存储阵列的多个存储单 元中的第一个存储单元，当该多个存储阵列的多个存储单元中 的第 一 个存储单元写满后，开始写入该多个存储阵列的多个存 储单元中的第二个存储单元，并以此类推，完成所有该多个片 段写入该存储器的动作。
本发明所述的数据写入存储器的装置，其中该存储器包括 四个存储阵列，分别为第一存储阵列、第二存储阵列、第三存 储阵列及第四存储阵列，每一存储阵列分别包括十三个存储单 元；该多个緩冲装置包括第一緩冲装置以及第二緩冲装置，该 第一緩冲装置及该第二緩冲装置皆为4x20 bit FIFO (first in first out)緩冲装置。
本发明所述的数据写入存储器的装置，其中该第一緩冲装 置暂存将写入该多个存储阵列的第一个存储单元、第三个存储 单元、第五个存储单元、第七个存储单元、第九个存储单元、 第十一个存储单元及第十三个存储单元的该多个片段，该第二 緩沖装置暂存将写入该多个存储阵列的第二个存储单元、第四
个存储单元、第六个存储单元、第八个存储单元、第十个存储 单元及第十二个存储单元的该多个片段。
本发明所述的数据写入存储器的装置，其中该第一緩冲装
置以及该第二緩冲装置分别可同时暂存4组20bit的该片段，该 多个緩冲装置共可同时暂存8组该片段，并同时提供8组该片段 的读取以及写入。
本发明所述的数据写入存储器的装置，该装置用于DMB-TH系统中。
本发明所述的数据写入存储器的装置及其方法，不但能加 快数据被写入SDRAM的速度，提升效率之外，也能有效的节省 暂存装置的使用，以节省成本，达到改善数据写入SDRAM功效 的目的。
图1显示SDRAM的内部记录结构。
图2显示本发明较佳实施例的数据写入存储器的装置结构图。
图3显示本发明较佳实施例的存储器数据结构图。
图4显示本发明较佳实施例的将数据写入存储器的步骤方块图。
具体实施例方式
请参阅图2，图2显示本发明较佳实施例的数据写入存储器 的装置结构图，如图2所示，数据写入存储器的装置2包括第一 缓沖装置21、第二緩冲装置22,控制装置23以及存储器24。第 一緩冲装置21、第二緩冲装置22相互连接，并连接至控制装置 23,用以读取数据并将数据暂存直到控制装置23处理，控制装
置23连接至存储器24,用以将该数据分割成多个片段，并根据
第一緩冲装置21、第二缓冲装置22暂存的数据顺序，依序将数 据写入至存储器24之中。
请参考图3 、图3显示本发明较佳实施例的存储器数据结构 图，如图3所示，其中，存储器24包括四个存储阵列，分别为第 一存储阵列BankO、第二存储阵列Bankl、第三存储阵列Bank2 及第四存储阵列Bank3,每个存储阵列分别包括十三个存储单 元，因此总共有4xl3 = 52，五十二个存储单元，分别为BranchO ~ Branch51。其中Branch0为Bank0的第 一 个存储单元，Branchl 为Bankl的第 一个存储单元，Branch2为Bank2的第 一个存储单 元，Branch3为Bank4的第 一个存储单元，接下来Branch4为Bank0 的第二个存储单元并以此类推，因此第 一 个存储阵列Bank0包 括存储单元Branch4X ( 0^X<13, X为正整数)；Bankl包括存储 单元Branch4X+l; Bank2包括存储单元Branch4X+2; Bank3包括 存储单元Branch4X+3;当控制装置23将数据写入存储器24中 时，会将凄丈据,人BranchO、 Branchl 、 Branch2、 Branch3…Branch51 依序写入，也就是说，控制装置23会控制数据不会将BankO写 满后才写入Bankl ，而是依照BankO + Bankl ^Bank2今Bank3今 BankO...的顺序写入，每 一 个存储阵列 一 次仅写入 一 个存储单 元的数据，以符合存储器的特性，加快读取以及写入的效率。
在本实施例中，第一緩冲装置21、第二缓冲装置22皆为以 可同时暂存四组20位(bit)数据的先进先出(FIFO ( first in first out))緩冲器较佳，但不以此为限。其中第一緩冲装置21读取 四组20bit的数据，分别经由控制器写入存储阵列BankO ~ Bank3 的第 一个存储单元BranchO、 Branchl 、 Branch2以及Branch3 ， 由于一个存储单元所储存的存储容量约为20bit,第一暂存装置 21 —次可以暂存写入四个存储单元的数据，在第一暂存装置21
暂存的数据被写入存储器时，第二暂存装置22同时读取四组
20bit的数据并暂存在第二暂存装置22中，等到第一暂存装置21 的数据写入存储器后，并接着依序将第二暂存装置22暂存的数 据写入存储单元Branch4、 Branch5 、 Branch6以及Branch7 , 也 就是存储阵列Bank0- Bank3的第二个存储单元，以下第一暂存 装置21暂存将写入存储阵列Bank0 Bank3的第一个存储单元、 第三个存储单元、第五个存储单元、第七个存储单元、第九个 存储单元、第十一个存储单元及第十三个存储单元的数据，第 二緩冲装置22暂存将写入存储阵列BankO ~ Bank3的该第二个 存储单元、第四个存储单元、第六个存储单元、第八个存储单 元、第十个存储单元及第十二个存储单元的数据，并且当第一 緩沖装置21进行写入动作时，第二緩冲装置22可同时进行读取 的动作，使整个数据写入存储器的动作并不会受到影响，可以 持续的运作，因此整个装置可称为ReadWrite4Banks。
在本发明较佳实施例中，存储器24可为一SDRAM,并且该 装置用于DMB - TH系统中，但不以此为限。
请再参阅图4,其显示本发明较佳实施例的将数据写入存储 器的步骤方块图，如图4所示，当开始进行将数据写入存储器24 的动作(Sl)时，数据会被分割读取并暂存在第一緩冲装置21 中(S2)，接着控制装置23会控制第一緩冲装置21中暂存的数 据依序写入存储单元Branch0 Branch3 (S31)，同时数据会被 分割读取并暂存在第二緩冲装置22中(S32),接着数据会被分 割读取并暂存在第一緩沖装置21中(S41),而控制装置23会控 制第二緩冲装置22中暂存的数据依序写入存储单元Branch4-Branch7 ( S42 ),以此顺序往下进行， 一直到控制装置23控制第 二緩冲装置22中暂存的数据依序写入存储单元Branch44 ~ Branch47 ( S82 )，以及控制第 一緩冲装置21中暂存的数据依序 写入存储单元Branch48 ~ Branch51 ( S9 )后，完成数据写入存 储器24的动作(SIO)。
本发明利用SDRAM的特性，将数据依序写入SDRAM中， 不但能加快数据被写入SDRAM的速度，提升效率之外，也能有 效的节省暂存装置的使用，以节省成本，达到改善数据写入 SDRAM功效的目的。
以上所述仅为本发明较佳实施例，然其并非用以限定本发 明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神 和范围内，可在此基础上做进一步的改进和变化，因此本发明 的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下Bank0:第一存储阵列
Bankl:第二存储阵列
Bank2:第三存储阵列
Bank3:第四存储阵列
21'.第-一緩冲装置
22:第二緩沖装置 23:控制装置 24:存储器
Branch0 ~ 51: 存储单元 SI ~ S82:方法步骤 1: SDRAM
权利要求
1.一种数据写入存储器的方法，其特征在于，该存储器包括多个存储阵列，每一该多个存储阵列包括多个存储单元，该方法包括提供多个缓冲装置，用以暂存被进行读取的该数据以及被写入的该数据；提供一控制装置，用以将该数据分割成多个片段，并控制该多个片段写入该存储器的顺序；以及将该多个片段依序写入该多个存储阵列的多个存储单元中的第一个存储单元，当该多个存储阵列的多个存储单元中的第一个存储单元写满后，开始写入该多个存储阵列的多个存储单元中的第二个存储单元，并以此类推，完成所有该多个片段写入该存储器的动作。
2. 根据权利要求l所述的数据写入存储器的方法，其特征 在于，该存储器包括四个存储阵列，分别为第一存储阵列、第 二存储阵列、第三存储阵列及第四存储阵列，每一存储阵列分 别包括十三个存储单元。
3. 根据权利要求l所述的数据写入存储器的方法，其特征 在于，该多个緩冲装置包括第一緩冲装置以及第二緩沖装置， 该第 一 緩冲装置及该第二緩冲装置皆为4x20位先进先出緩冲 装置。
4. 根据权利要求3所述的数据写入存储器的方法，其特征 在于，该第一緩冲装置暂存将写入该多个存储阵列的第一个存 储单元、第三个存储单元、第五个存储单元、第七个存储单元、 第九个存储单元、第十一个存储单元及第十三个存储单元的该 多个片段，该第二緩冲装置暂存将写入该多个存储阵列的第二 个存储单元、第四个存储单元、第六个存储单元、第八个存储 单元、第十个存储单元及第十二个存储单元的该多个片段。
5. 根据权利要求3所述的数据写入存储器的方法，其特征在于，该第一緩冲装置以及该第二緩冲装置分别可同时暂存4 组2 0位的该片段，该多个緩冲装置共可同时暂存8组该片段。
6. 根据权利要求5所述的数据写入存储器的方法，其特征 在于，该多个緩冲装置可同时提供8组该片段的读取以及写入。
7. 根据权利要求l所述的数据写入存储器的方法，其特征 在于，该方法用于DMB - TH系统中。
8. —种数据写入存储器的方法，其特征在于，该存储器包 括多个存储阵列，每一存储阵列包括多个存储单元，该数据被 分成多个片段，该方法包括将该多个片段依序写入该多个存 储阵列的多个存储单元中的第一个存储单元，当该多个存储阵 列的多个存储单元中的第一个存储单元写满后，开始写入该多 个存储阵列的多个存储单元中的第二个存储单元，并以此类推， 完成所有该多个片段写入该存储器的动作。
9. 根据权利要求8所述的数据写入存储器的方法，其特征 在于，该方法更包括提供多个緩沖装置，用以暂存被进行读取 的该数据以及被写入的该数据；以及提供一控制装置，用以将 该数据分割成多个片段，并控制该多个片段写入该存储器的顺 序。
10. 根据权利要求8所述的数据写入存储器的方法，其特征 在于，该多个缓冲装置包括第一緩沖装置以及第二緩冲装置， 该第一緩冲装置及该第二緩冲装置皆为4x20位先进先出緩沖装置。
11. 根据权利要求8所述的数据写入存储器的方法，其特征 在于，该存储器包括四个存储阵列，分別为第一存储阵列、第 二存储阵列、第三存储阵列及第四存储阵列，每一存储阵列分 别包括十三个存储单元。
12. 根据权利要求ll所述的数据写入存储器的方法，其特 征在于，该第一缓冲装置暂存将写入该多个存储阵列的第一个 存储单元、第三个存储单元、第五个存储单元、第七个存储单 元、第九个存储单元、第十一个存储单元及第十三个存储单元 的该多个片段，该第二緩冲装置暂存将写入该多个存储阵列的 第二个存储单元、第四个存储单元、第六个存储单元、第八个 存储单元、第十个存储单元及第十二个存储单元的该多个片段。
13. 根据权利要求12所述的数据写入存储器的方法，其特 征在于，该第一緩冲装置以及该第二緩冲装置分别可同时暂存4 组2 0位的该片段，该多个緩冲装置共可同时暂存8组该片段。
14. 根据权利要求13所述的数据写入存储器的方法，其特 征在于，该多个緩沖装置可同时提供8组该片段的读取以及写 入。
15. 根据权利要求8所述的数据写入存储器的方法，其特征 在于，该方法用于DMB - TH系统中。
16. —种数据写入存储器的装置，其特征在于，其包括 一存储器，该存储器包括多个存储阵列，每一该多个存储阵列包括多个存储单元；多个緩冲装置，用以暂存被进行读取的该数据以及被写入 的该数据；一控制装置，用以将该数据分割成多个片段，并控制该多 个片段写入该存储器的顺序；其中，该控制装置将该多个片段依序写入该多个存储阵列 的多个存储单元中的第一个存储单元，当该多个存储阵列的多 个存储单元中的第一个存储单元写满后，开始写入该多个存储 阵列的多个存储单元中的第二个存储单元，并以此类推，完成 所有该多个片段写入该存储器的动作。
17. 根据权利要求16所述的数据写入存储器的装置，其特征在于，该存储器包括四个存储阵列，分别为第一存储阵列、 第二存储阵列、第三存储阵列及第四存储阵列，每一存储阵列分别包括十三个存储单元；该多个緩沖装置包括第一緩冲装置 以及第二緩冲装置，该第 一 緩冲装置及该第二緩冲装置皆为4x20位先进先出緩冲装置。
18. 根据权利要求17所述的数据写入存储器的装置，其特 征在于，该第一緩冲装置暂存将写入该多个存储阵列的第一个 存储单元、第三个存储单元、第五个存储单元、第七个存储单 元、第九个存储单元、第十一个存储单元及第十三个存储单元 的该多个片段，该第二緩冲装置暂存将写入该多个存储阵列的 第二个存储单元、第四个存储单元、第六个存储单元、第八个 存储单元、第十个存储单元及第十二个存储单元的该多个片段。
19. 根据权利要求17所述的数据写入存储器的装置，其特 征在于，该第 一緩冲装置以及该第二緩冲装置分别可同时暂存4 组20位的该片段，该多个緩冲装置共可同时暂存8组该片段，并 同时提供8组该片段的读取以及写入。
20. 根据权利要求16所述的数据写入存储器的装置，其特 征在于，该装置用于DMB - TH系统中。
全文摘要
本发明提供一种数据写入存储器的装置及其方法，其中该存储器包括多个存储阵列，每一存储阵列包括多个存储单元，该数据被分成多个片段，该方法包括将该多个片段依序写入该多个存储阵列的多个存储单元中的第一个存储单元，当该多个存储阵列的多个存储单元中的第一个存储单元写满后，开始写入该多个存储阵列的多个存储单元中的第二个存储单元，并以此类推，完成所有该多个片段写入该存储器的动作。本发明所述的数据写入存储器的装置及其方法，不但能加快数据被写入SDRAM的速度，提升效率之外，也能有效的节省暂存装置的使用，以节省成本，达到改善数据写入SDRAM功效的目的。
文档编号G11C7/10GK101350217SQ20071013028
公开日2009年1月21日 申请日期2007年7月17日 优先权日2007年7月17日
发明者苏建明 申请人:普诚科技股份有限公司