专利名称：用于降低模拟浮栅电池中的电荷损失的方法
技术领域：
因此，本发明提供一种电压基准电路，该电压基准电路响 应于第一非易失性存储器(NVM)晶体管的编程的阈值电压提供单端 的基准电压。起初，通过与第一NVM晶体管共用浮栅的隧穿电容器 对第一 NVM晶体管的阈值电压编程。由薄氧化物层将该浮栅与隧穿 电容器的编程端(即共同连接的源/漏区)分离。通过对隧穿电容器的 编程端施加编程电压对第一 NVM晶体管的阈值电压编程，从而引发
6穿过薄氧化物层的Fowler-Nordheim隧穿。图4是
图1的CMOS浮栅电压基准电路的部份电路图， 根据本发明一个实施例，该CMOS浮栅电压基准电路被配置为对 NVM晶体管编程。图5是根据本发明一个实施例的图l的以正常操作模式配 置的CMOS浮栅电压基准电路的部份电路图。通常，CMOS浮栅电压基准电路100在比较器115的输出 处生成基准输出电压VOUT，比较器115的输入端耦合到NVM晶体管 104和105的漏极。起初，用期望的电荷对电容器109 (即，NVM晶 体管105的浮栅125)编程，同时控制施加到NVM晶体管104的控 制栅和浮栅的电压。在编程结束之后，比较器115的输出被反馈到 NVM晶体管104的控制栅和浮栅以产生输出基准电压VOUT。在一个 实施例中，CMOS电压基准电路100使用两个NVM晶体管，其中对 这些NVM晶体管中的一个的浮栅进行放电(通过例如UV辐照)， 同时用期望的电荷对另一个NVM晶体管的浮栅编程。在另一实施例 中，可以如共同拥有的美国专利申请No.11/355， 394或共同拥有的美 国专利申请序号11/611， 665中所述地实现完整的CMOS电压基准电 路。由如下浮栅晶体管形成隧穿电容器107，该浮栅晶体管具 有共同耦合的源和漏区、与NVM晶体管105的控制栅135共同的控 制栅以及与NVM晶体管105的浮栅125共同的浮4册。在描述的实施例中，隧穿电容器107具有可以在约6到12 伏范围内的高电压偏压下传导电流的薄电介质(约60-120埃的有效二 氧化硅)。如下面更具体地描述，隧道电流通过隧穿电容器107的薄 电介质到浮栅125,从而将非易失性存储器晶体管105的阅值电压改 变为期望的电平。更具体地，隧穿电容器107允许通过在隧穿电容器 107的薄电介质两端施加(4壬一;f及性的)大电压，从而通过 Fowler-Nordheim传导对浮栅125进行电学充电。该物理过程为 EEPROM存储器装置领域的技术人员所熟知。 p沟道晶体管103的栅极被耦合以接收来自偏压控制电路 140的偏压信号P-BIAS。p沟道晶体管103的漏极和NVM晶体管106 的漏极在端121处4皮耦合到开关112。开关110和111被配置为将非 易失性存储器晶体管105的控制栅135选择性地分别耦合到接地端或擦除电压端VPE。开关112、 113和114被配置为将隧穿电容器107 的源/漏区选择性地分别耦合到端121、编程电压端VPW或接地端。在非易失性存储器晶体管104中已经设置阈值电压之后， 对非易失性存储器晶体管105执行擦除操作。图3是根据本发明一个 实施例对NVM晶体管105执行擦除操作的电路图。在执行擦除操作 之前，通过N-BIAS信号将通过n沟道晶体管108的电流设置为期望 的电平。擦除操作在非易失性存储器晶体管105的浮栅125上设置初 始的大负电荷(对应于高阈值电压)。为了执行擦除步骤，比较器115 的输出被耦合到NVM晶体管104的控制栅134。闭合开关114并且 打开开关112-113，从而将0伏的电压施加到隧穿电容器107的源/漏 区。闭合开关111并且打开开关110，从而施加到擦除端VPE的擦除 信号被耦合到NVM晶体管105的控制栅135和隧穿电容器107。擦 除信号从0伏的低电压变化到15伏的高电压。在该操作期间，在隧 穿电容器107的薄电介质的两端施加的电压产生Fowler-Nordheim隧 穿电流，该隧穿电流用负电荷对浮栅125充电。接着，非易失性存储器晶体管105被编程。更具体地，在 闭环周期内，使用施加到存储器晶体管104的控制栅134上的电压(即 IN管脚)作为基准电压，用精确的正电荷对非易失性存储器晶体管 105的浮栅125编程。闭合开关113并且打开开关112和114，从而将编程端 VPW耦合到隧穿电容器107的源/漏区。闭合开关110并且打开开关 111,从而将NVM晶体管105的控制栅135和隧穿电容器107耦合到 地。编程信号施加到编程端VPW，其中该编程信号被提升到大于10 伏的正值。因为控制栅135被接地，因此施加在隧穿电容器107的薄 电介质两端的电压产生Fowler-Nordheim隧穿电流，该隧穿电流从浮 栅125移除负电荷。结果，非易失性存储器晶体管105的阈值电压被 降低。注意，在擦除操作和编程操作期间，在隧穿电容器107两端施 加的高电压具有不同的极性。尽管已经结合具体实施例描述本发明，应该明白本领域才支 术人员可以对这些实施例进行变型。因此，本发明仅仅由下面的权利 要求限定。
权利要求
1.一种在集成电路中提供基准电压的方法，包括通过隧穿电容器对第一非易失性存储器晶体管，即NVM晶体管，的阈值电压编程，其中第一NVM晶体管和所述隧穿电容器共用第一浮栅，并且所述隧穿电容器具有与所述第一浮栅分离的编程端；接着将所述隧穿电容器的所述编程端耦合到半导体结构，所述半导体结构具有被选择为与所述第一浮栅的电学和热特性匹配的电学和热特性；以及在将所述隧穿电容器的所述编程端耦合到所述半导体结构时，响应于所述第一NVM晶体管的编程的阈值电压，生成单端的基准电压。
2. 根据权利要求1的方法，其中对所述第一 NVM晶体管的阈 值电压编程的步骤包括在所述隧穿电容器的所述编程端和所述第一 浮栅的两端施加编程电压。
3. 根据权利要求l的方法，还包括 在对所述第一NVM晶体管的阈值电压编程的步骤期间述第一 NVM晶体管成电流镜的配置耦合第二 NVM晶体管； 在对所述第一 N VM晶体管的阈值电压编程的步骤期间 电压施加到所述第二 NVM晶体管。
4. 根据权利要求3的方法，还包括 在对所述第一NVM晶体管的阈值电压编程的步骤期间，将所述第一 NVM晶体管和所述第二 NVM晶体管耦合到差动放大器；以及 在所述差动放大器的输出切换时，终止对所述第一NVM晶体管 的阈值电压编程的步骤。，以与所以及 ，将基准
5. 根据权利要求3的方法，还包括在对所述第一 NVM晶体 管的阈值电压编程之前，将所述第二NVM晶体管的阈值电压初始化 到中性状态。
6. 根据权利要求5的方法，其中初始化所述第二 NVM晶体管 的阈值电压的步骤包括将所述第二NVM晶体管暴露于紫外线辐照， 即UV辐照。
7. 根据权利要求1的方法，还包括在生成单端的基准电压的 步骤期间，以与所述第一 NVM晶体管成电流镜的配置耦合第二 NVM 晶体管。
8. 根据权利要求7的方法，还包括在生成单端的基准电压的 步骤期间，将所述第一 NVM晶体管和所述第二 NVM晶体管耦合到 差动放大器的输入，其中所述差动放大器提供所述单端的基准电压。
9. 根据权利要求7的方法，其中在生成单端的基准电压的步骤 期间，第一电流流过所述第一 NVM晶体管，所述方法还包括在生 成单端的基准电压的步骤期间，使与所述第 一电流相等的电流流过所 述半导体结构。
10. 根据权利要求1的方法，还包括在对所述第一NVM晶体 管的阈值电压编程之前，通过所述隧穿电容器擦除所述第一 NVM晶 体管。
11. 根据权利要求1的方法，其中通过Fowler-Nordheim隧穿对 所述第一 NVM晶体管的阈值电压编程。
12. —种用于生成基准电压的电压基准电路，包括第一非易失性存储器晶体管，即NVM晶体管，具有被配置为存 储编程的电荷的第一浮栅，其中，响应于存储在所述第一浮栅上的编 程的电荷生成基准电压；隧穿电容器，与第一NVM晶体管共用第一浮栅，其中所述隧穿 电容器具有与所述第一浮栅分离的编程端；半导体结构，具有被选择为与所述第一NVM晶体管的电学和热 特性匹配的电学和热特性；第 一开关，被配置为在正常操作模式期间将所述编程端耦合到所 述半导体结构，在所述正常操作模式中所述电压基准电路生成所述基 准电压。
13. 根据权利要求12的电压基准电路，还包括第二开关，在 其中编程的电荷被存储在所述第 一浮栅上的编程模式期间，该第二开 关被配置为将所述编程端耦合到编程电压。
14. 根据权利要求12的电压基准电路，其中所述编程端包括非 易失性存储器晶体管结构的共同耦合的源/漏区。
15. 根据权利要求12的电压基准电路，还包括 以与所述第一 NVM晶体管共用源极的配置耦合的第二 NVM晶体管；以及差动放大器，具有耦合到所述第一 NVM晶体管和第二 NVM晶 体管的输入，以及被配置为提供基准电压的输出。
16. 根据权利要求12的电压基准电路，其中所述第一 NVM晶 体管与所述第二NVM晶体管相同，并且所述半导体结构是与所述第 一 NVM晶体管和第二 NVM晶体管相同的第三NVM晶体管。
17. 根据权利要求12的电压基准电路，其中所述半导体结构包括NVM晶体管结构，所述NVM晶体管结构包括漏区，其中所述第一开关被耦合在所述漏区和所述编程端之间； 控制栅，耦合到所述漏区； 第二浮栅，耦合到所述控制栅。
18. 根据权利要求17的电压基准电路，其中所述NVM晶体管 结构还包括共同耦合到所述第一 NVM晶体管的源区的源区。
19. 根据权利要求12的电压基准电路，还包括偏压晶体管， 被配置为通过所述半导体结构引入电流，该电流与通过所述第一 NVM晶体管的电流相等。
全文摘要
响应于第一非易失性存储器(NVM)晶体管的编程的阈值电压，电压基准电路提供基准电压。通过将编程的电压施加到隧穿电容器的共同连接的源/漏区对第一NVM晶体管的阈值电压编程，所述源/漏区与第一NVM晶体管共用浮栅。在电压基准电路的正常工作期间，隧穿电容器的源/漏区被连接到第二NVM晶体管，该第二NVM晶体管与第一NVM晶体管的浮栅具有相同的电学和热特性。结果，从第一NVM晶体管的浮栅的电荷损失被有利地最小化。
文档编号G11C11/34GK101601095SQ200780044921
公开日2009年12月9日 申请日期2007年11月30日 优先权日2006年12月4日
发明者Im·I·波伊纳鲁, R·A·斯波里, S·S·乔治斯库 申请人:催化剂半导体公司