应用于快闪存储器的阶层化分层处理数据的方法及其装置的制作方法

专利名称：应用于快闪存储器的阶层化分层处理数据的方法及其装置的制作方法
技术领域：
本发明涉及一种应用于快闪存储器处理数据的方法及相关快闪存储器装置，更明
确地说，涉及一种应用于快闪存储器的阶层化分层处理数据的方法及相关快闪存储器装置。
背景技术：
快闪存储器(Flash memory)是一种非易失性固态存储存储器(Non-violatesolid state memory)。快闪存储器相较于传统的非易失性固态存储存储器，具有单位存储成本低、读写速度快的优点。另一方面，快闪存储器相较于硬盘而言，有较佳的抗震性。也就是说，存储的数据较不会因震动而损坏。由于快闪存储器具有以上特性，因此常被应用在可携式装置(如数字随身听、数字相机、手机、存储卡以及USB随身盘等)里面作为存储介质。 快闪存储器有很多不同的类型，比如说单阶存储单元(Single LevelCell， SLC)小已分类单独区块(small block)快闪存储器、单阶存储单元大已分类单独区块(largeblock)快闪存储器，以及多阶存储单元(Multi-LevelCell，MLC)大已分类单独区块(largeblock)快闪存储器...等。快闪存储器有很多不同的制造厂商，比如说Sams皿g、Hynix及Toshiba...等。不同类型的快闪存储器或不同制造厂商的快闪存储器具有不同的结构与不同的控制方法。举例而言，SLC小已分类单独区块快闪存储器的每一已分类单独区块包含32个已分类区块分页(page);每一已分类区块分页包含528字节(byte)，其中前512字节为数据区(data area)，而后16字节为保留区(spare area) 。 SLC大已分类单独区块快闪存储器的每一已分类单独区块包含64个已分类区块分页；每一已分类区块分页包含2112字节，其中前2048字节为数据区，而后64字节为保留区。 请参考图1。图1为说明先前技术的快闪存储器转译层(FlashTranslationLayer)FTL的示意图。快闪存储器转译层FTL介于一主控端H与一快闪存储器Mn之间。 快闪存储器MF1包含(MXN)个已分类单独区块BLn BLm。快闪存储器转译层FTL用以接收或回应来自主控端H的要求，而对快闪存储器MF1进行数据处理动作。此外，主控端H可为一用户端应用程序及/或文件系统。 快闪存储器转译层FTL读取快闪存储器MF1的硬件架构信息DSPEC。更明确地说，快闪存储器转译层FTL读取快闪存储器Mn的型号IDFUSH以获得有关快闪存储器Mn的类型(如SLC大已分类单独区块)、制造厂商(如Samsung)、结构(如已分类单独区块数量)、容量、控制方法...等的硬件架构信息Dsp『快闪存储器转译层FTL，根据硬件架构信息D，c所描述的快闪存储器Mn的结构，以转换逻辑地址(Logic Address, LA)为一对应于快闪存储器Mn的一实体存储单元的实体地址(Physical Address，PA)。然后，快闪存储器转译层FTL根据所接收的硬件架构信息DSPK，找到对应于快闪存储器MF1的控制方法，以控制快闪存储器MF1来进行数据处理动作。如此一来，主控端H便可通过快闪存储器转译层FTL，要求快闪存储器MF1，进行数据处理动作。举例来说，当主控端H对快闪存储器MF1发出数据处 理动作的要求时且传送逻辑地址为「P」(表一数值)至快闪存储器转译层FTL时，快闪存储 器转译层FTL会转译逻辑地址「P」为实体地址「X」，而要求快闪存储器Mn中的已分类独立 区块BLX，进行数据处理的动作。 值得注意的是，由于快闪存储器转译层FTL需直接控制快闪存储器M^因此，快闪 存储器转译层FTL，需根据快闪存储器Mn的控制方法与结构来设计。然而，不同制造厂商的 快闪存储器或不同类型的快闪存储器具有不同的控制方法与结构。因此，每当快闪存储器 MF1 (如Samsung生产的快闪存储器)更换为另一新型快闪存储器MF2 (如Toshiba生产的快 闪存储器)时，快闪存储器转译层FTL，就需要根据新型快闪存储器M^的控制方法与结构， 来重新设计。如此一来，便会造成使用者极大的不便。

发明内容
本发明提供一种应用于一快闪存储器的阶层化分层处理数据的方法。该方法包含 将一逻辑地址传送至一高阶转译层以要求在该快闪存储器中进行一数据处理动作、由一低 阶处理层取得属于该快闪存储器的一硬件架构信息以将该硬件架构信息传送至该高阶转 译层、由该高阶转译层根据该硬件架构信息，在该快闪存储器中，设置一组对应至该逻辑地 址的实体存储单元、由该高阶转译层根据该硬件架构信息，找出在该组对应至该逻辑地址 的实体存储单元中，有一可供进行数据处理动作的实体存储单元、由该高阶转译层根据该 硬件架构信息，决定一数据处理流程，以将该逻辑地址转换为对应至该可供进行数据处理 动作的实体存储单元的一实体地址，以及由该低阶处理层根据由该高阶转译层传送的该实 体地址，在该可供进行数据处理动作的实体存储单元中，进行该数据处理动作。该高阶转译 层用以令一用户端应用程序及一文件系统可在该快闪存储器内进行数据处理，以及负责搜 集该快闪存储器使用状态的相关信息以管理该快闪存储器。该低阶处理层根据该实体地址 内的一第一段地址数据得知一组已分类区块、该低阶处理层根据该实体地址内的一第二段 地址数据得知一已分类单独区块、该低阶处理层根据该实体地址内的一第三段地址数据得 知一已分类区块分页、该低阶处理层根据该实体地址内的一第四段地址数据得知一已分类 区块通道。 本发明另提供一种应用于一快闪存储器的阶层化分层处理数据的方法。该方法包 含将一逻辑地址传送至一高阶转译层以要求在该快闪存储器中进行一数据处理动作、由一 快闪架构处理层取得属于该快闪存储器的一硬件架构信息以将该硬件架构信息传送至该 高阶转译层、由该高阶转译层根据该硬件架构信息，在该快闪存储器中，设置一组对应至该 逻辑地址的实体存储单元、由该高阶转译层根据该硬件架构信息，找出在该组对应至该逻 辑地址的实体存储单元中，有一可供进行数据处理动作的实体存储单元、由该高阶转译层 根据该硬件架构信息，决定一数据处理流程以将该逻辑地址转换为对应至该可供进行数据 处理动作的实体存储单元的一实体地址，以及由该快闪架构处理层根据由该高阶转译层传 送的该实体地址，在该可供进行数据处理动作的实体存储单元中，进行该数据处理动作。该 高阶转译层用以令一用户端应用程序及一文件系统可在该快闪存储器内进行数据处理，以 及负责搜集该快闪存储器使用状态的相关信息以管理该快闪存储器。该快闪架构处理层根 据该实体地址内的一第一段地址数据得知一组已分类区块、该快闪架构处理层根据该实体
9地址内的一第二段地址数据得知一已分类单独区块、该快闪架构处理层根据该实体地址内的一第三段地址数据得知一已分类区块分页、该快闪架构处理层根据该实体地址内的一第四段地址数据得知一已分类分页区段、该快闪架构处理层根据该实体地址内的一第五段地址数据得知一已分类区块通道。 本发明另提供一种使用阶层化分层处理数据的快闪存储器装置。该快闪存储器装置包含一快闪存储器，由多个已分类单独区块组成、一命令及逻辑地址转换电路，以及一执行命令及实体地址定址电路。该命令及逻辑地址转换电路用以令一高阶转译层接收一逻辑地址及一在该快闪存储器中进行一数据处理动作的要求，命令一低阶处理层取得属于该快闪存储器的一硬件架构信息以将该硬件架构信息传送至该高阶转译层，且令该高阶转译层根据该硬件架构信息，在该多个已分类单独区块中，设置一组对应至该逻辑地址的实体存储单元，找出在该组对应至该逻辑地址的实体存储单元中，有一可供进行数据处理动作的实体存储单元，并决定一数据处理流程以将该逻辑地址转换为对应至该可供进行数据处理动作的实体存储单元的一实体地址。该执行命令及实体地址定址电路用以令该低阶处理层根据由该高阶转译层传送的该实体地址，在该可供进行数据处理动作的实体存储单元中，进行该数据处理动作。该高阶转译层用以令一用户端应用程序及一文件系统可在该快闪存储器内进行数据处理，以及负责搜集该快闪存储器使用状态的相关信息以管理该快闪存储器。该低阶处理层根据该实体地址内的一第一段地址数据得知一组已分类区块、该低阶处理层根据该实体地址内的一第二段地址数据得知一已分类单独区块、该低阶处理层根据该实体地址内的一第三段地址数据得知一已分类区块分页、该低阶处理层根据该实体地址内的一第四段地址数据得知一已分类区块通道。


图1为说明先前技术的快闪存储器转译层的示意图。图2为说明本发明应用于快闪存储器的阶层化分层处理数据的示意图。图3为说明本发明应用于一快闪存储器的阶层化分层处理数据的方法的流程图。图4为说明高阶转译层根据逻辑地址、保留信息，以及查询表找出实际上可供数据处理的实体存储单元的示意图。图5为说明本发明的数据处理流程的一第一实施例的流程图。
图6为说明本发明的数据处理流程的一第二实施例的流程图。
图7为说明本发明的数据处理流程的一第三实施例的流程图。
图8为本发明的使用阶层化分层处理数据的快闪存储器装置的示意图。
主要元件符号说明H主控端FTL快闪存储器转译层MF、 MF1快闪存储器BLU BL丽已分类单独区块肌高阶转译层低阶处理层CH! CHM已分类区块通道
10
BK丄' BKN组已分类区块PG0、PG"PG2、PG3、PG4、已分类区块分页PGySTZ已分类分页区段P逻辑地址X实体地址TB查询表DSP保留信息301 309、501 505、步骤601 605、701 705■快闪存储器装置810命令及逻辑地址转换电路811逻辑判断电路执行命令及实体地址定址820电路
具体实施例方式
有鉴于此，本发明是将快闪存储器转译层FTL分隔为高阶转译层(High-level Translation Layer,HTL)与低阶处理层(Low—level AbstractionLayer， LAL)，以解决当原 本所使用的快闪存储器Mn更换为另一新型快闪存储器M^时，整个快闪存储器转译层FTL 都需要重新设计的困扰。其中，低阶处理层LAL可为快闪架构处理层(Flash Abstraction Layer) FAL ;而高阶转译层HTL可为快闪架构转译层(Flash Translation Layer, FTL)。
请参考图2。图2为说明本发明应用于快闪存储器的阶层化分层处理数据的示意 图。如图2所示，高阶转译层HTL介于主控端H与低阶处理层LAL之间；低阶处理层LAL介 于高阶转译层HTL与快闪存储器MF之间。高阶转译层HTL的设计与快闪存储器MF的控制 方法无关；低阶处理层LAL的设计则必须根据快闪存储器Mp的不同而更动。在图2中，CH 表示已分类区块通道(channel) 、 BK表示一组已分类区块(bank) 、 BL表示已分类单独区块 (block) 、PG表示已分类区块分页(page)、ST表示已分类分页区段(sector)。
高阶转译层FTL用以令主控端H(如一用户端应用程序或/及一文件系统)可在快 闪存储器Mp内进行数据处理、负责搜集快闪存储器MF使用状态的相关信息，以及管理快闪 存储器MF。此外，高阶转译层FTL隔绝由主控端H发送的要求直接进入该低阶处理层LAL。
低阶处理层LAL介于高阶转译层HTL及快闪存储器MF之间，用以执行由高阶转译 层HTL发送的命令，并将快闪存储器MF的硬件架构信息DSPEe及由快闪存储器MF取得的一保 留信息Dsp (spare data)回传至高阶转译层HTL。同样地，低阶处理层LAL可通过读取快闪 存储器MF的型号IDFUSH以获得有关快闪存储器MF的类型(如SLC大已分类单独区块)、制 造厂商(如Samsung)、结构(如已分类单独区块数量)、容量、控制方法 .等的硬件架构 信息DSPEe。此外，低阶处理层LAL隔绝高阶转译层HTL发送的命令直接进入快闪存储器MF。
如此一来，由于低阶处理层LAL隔绝了高阶转译层HTL与快闪存储器MF之间的直 接沟通(意即低阶处理层LAL会根据高阶转译层HTL所发出的命令控制快闪存储器MF，而 高阶转译层HTL所发出的命令并不能直接传达至快闪存储器M》，因此不论快闪存储器Mp是 更换为快闪存储器MF1或MF2，对于高阶转译层HTL皆不会有任何影响，而能够省除高阶转译层HTL因为快闪存储器Mp的更换所造成的困扰。 请参考图3。图3为说明本发明应用于一快闪存储器的阶层化分层处理数据的方 法300的流程图。步骤说明如下 步骤301 :由高阶转译层HTL发出第一命令CM^以指示低阶处理层LAL，取得属于 快闪存储器Mn的硬件架构信息DSPEC1 ; 步骤302 :由低阶处理层LAL，根据第一命令CMD"取得属于快闪存储器MF1的硬件 架构信息DSPEei，并传送至高阶转译层HTL ; 步骤303 :由高阶转译层HTL发出第二命令CMD2以指示低阶处理层LAL，取得属于
快闪存储器Mp的保留信息D^; 步骤304 :由低阶处理层LAL，根据第二命令CMD2，取得属于快闪存储器MF1的保留 信息DSP1，并传送至高阶转译层HTL ; 步骤305 :主控端H将一逻辑地址「P」，传送至高阶转译层HTL以要求在快闪存储 器Mn中进行一数据处理动作； 步骤306 :由高阶转译层HTL根据硬件架构信息D，d，在快闪存储器Mn中，设置一 组对应至逻辑地址「P」的实体存储单元； 步骤307 :由高阶转译层HTL根据保留信息DSP1，找出在该组对应至逻辑地址「P」 的实体存储单元中，有一可供进行数据处理动作的实体存储单元； 步骤308 :由高阶转译层HTL根据硬件架构信息DSPEa与保留信息DSP1，决定一数据 处理流程DPS，以将逻辑地址「P」转换为对应至该可供进行数据处理动作的实体存储单元 的一实体地址「X」； 步骤309 :由低阶处理层LAL根据由高阶转译层HTL传送的实体地址「X」，在该可 供进行数据处理动作的实体存储单元中，进行该数据处理动作。 在方法300中，当一新型快闪存储器Mm取代快闪存储器Mn时，方法300会重新设 置一新型低阶处理层LAL2取代原有的低阶处理层LAL(设原有的低阶处理层为LAL》，且由 新型低阶处理层LAL2取得属于新型快闪存储器MF2的硬件架构信息DSPK2与保留信息DSP以 将硬件架构信息DSPEC2与保留信息DSP传送至高阶转译层HTL。换句话说，当一新型快闪存 储器Mm取代原有的快闪存储器Mn时，步骤301 308便会再重新进行一次，以告知高阶转 译层HTL需重新设定将逻辑地址转译成实体地址的方式。 在步骤309中，低阶处理层LAL能够根据高阶转译层HTL所传送来的实体地址 「X」，得知在快闪存储器Mn中实际上所对应的一已分类区块通道、一组已分类区块(Bank)、 一已分类单独区块、一已分类区块分页，以及一已分类分页区段。换句话说，实体地址「X」可 区分成五段为(Xl，X2，X3，X4，x5)。第一段实体地址「xj的数值代表实体上对应到快闪存储 器Mn中所分配的一已分类区块通道；第二段实体地址「x2」的数值代表实体上对应到快闪 存储器Mn中所分配的一组已分类区块；第三段实体地址「X3」的数值代表实体上对应到快 闪存储器Mn中所分配的一已分类单独区块；第四段实体地址「X4」的数值代表实体上对应 到快闪存储器Mn中所分配的一已分类区块分页；第五段实体地址「X5」的数值代表实体上 对应到快闪存储器Mn中所分配的一已分类分页区段。举例来说，如果实体地址X为(l，l， l，l，l)，则表示在实体上可供进行数据处理动作的实体存储单元系位于快闪存储器Mn的 已分类区块通道中的一组已分类区块BI^中的已分类单独区块B1^中的已分类区块分页P^中的已分类分页区段Sl\。 此外，硬件架构信息D,d提供可在快闪存储器Mn所规划行已分类区块通道、组已 分类区块、已分类单独区块、已分类区块分页和已分类分页区段的信息。举例来说，硬件架 构信息Ds腦可为(10，10，10，64，4)，则表示在快闪存储器Mn中，有IO个已分类区块通道、 每个已分类区块通道包含10组已分类区块、每组已分类区块包含10个已分类单独区块、每 个已分类单独区块包含64个已分类区块分页、每个已分类区块分页包含4个已分类分页区 段。另外，一般定义一个已分类分页区段的大小为512字节，因此不需要在硬件架构信息 DSPEC1中提供。 因此，高阶转译层HTL便可根据硬件架构信息DSPEa，将逻辑地址「P」转换成对应的 实体地址「X」。如前所述，如果硬件架构信息D，d为(10，10，10，64，4)，举例逻辑地址「X」 为[123456]，则高阶转译层HTL可将[123456]除以25600 (10 X 10 X 64X 4，表示一个已分 类区块通道的大小)，得到4且余21056(表示实体地址^为4);再将余数[21056]除以 2560 (10 X 64X 4，表示一组已分类区块的大小)，得到8且余576 (表示实体地址x2为8);再 将余数[576]除以256 (64X4，表示一已分类单独区块的大小)，得到2且余64(表示实体 地址&为2);再将余数[64]除以4(4，表示一已分类区块分页的大小)，得到16且余0(表 示实体地址x4为4而实体地址x5为余数0)。简单地说，当逻辑地址「P」为[123456]时， 高阶转译层HTL根据硬件架构信息DSPEei所转译出来的实体地址X为(4， 8， 2， 16， 0)，其表示 为快闪存储器Mn中第4个已分类区块通道CH4中的第8组已分类区块BKs中的第2个已分 类单独区块BL2中的第16个已分类区块分页PG16中的第0个已分类分页区段ST。。
然而，在快闪存储器中，一有存储数据的已分类区块分页无法再被写入数据。更明 确地说，如果要将数据写入至有存储数据的已分类区块分页，必须要先擦除该已分类区块 分页所属的已分类单独区块。每次擦除(erase)数据的动作是以一个「已分类单独区块」 作为单位。也就是说，每次擦除数据的动作至少要擦除一个已分类单独区块，而无法只擦除 一个已分类区块分页或一个字节。是故，为了加速主控端H对于快闪存储器Mn所进行的数 据处理动作，在高阶转译层HTL中，会设置一查询表(Look Up Table，LUT)TB，以选择对应到 同一个逻辑地址的已分类单独区块中并未存储数据的实体存储单元，来进行数据处理的动 作。更明确地说，在前述高阶转译层HTL转译逻辑地址「P」为实体地址「X」时，其所转译出
的实体地址X3并不会直接对应到一个单一个已分类单独区块，而是对应到两个不同的已分
类单独区块，然后再根据快闪存储器MF1所提供的保留信息DSP，选择其中的一可提供进行数 据处理的已分类单独区块。其中保留信息"p用来提供所欲处理的实体存储单元是否已经 有存储数据以方便高阶转译层HTL选择未存储数据的实体存储单元。以下将更详细解释其 运作原理。 请参考图4。图4为说明高阶转译层HTL根据逻辑地址、保留信息，以及查询表找 出实际上可供数据处理的实体存储单元的示意图。同样举逻辑地址「P」为[123456]为例， 可知实体地址x3为「2」。因此可从查询表TB中的第2栏查得对应于实体地址x3的已分类 单独区块为已分类单独区块BL5与BL13。而实际上欲进行数据处理的实体存储单元位于第 4个已分类区块分页中的第0个已分类分页区段。由保留信息"p可知，在已分类单独区块 BL5中的第4个已分类区块分页已有存储数据而在已分类单独区块BL13中的第4个已分类 区块分页并未存储数据。因此，高阶转译层HTL便会选择已分类单独区块BLu作为实际上要进行数据处理的实体存储单元。更明确地说，逻辑地址[123456]经过高阶转译层HTL处 理后，会对应到实体地址为(4，8， 「13」，16，0)而不是原本的实体地址(4，8， 「2J，16，0)，亦 非(4，8，「5」，16，0)。换句话说，实际上经由高阶转译层HTL所找出的实体存储单元系位于 快闪存储器MF1中第4个已分类区块通道CH4中的第8组已分类区块BK8中的第13个已分 类单独区块BL13中的第16个已分类区块分页PG16中的第0个已分类分页区段ST。。
在步骤308中，数据处理流程DPS用来决定低阶处理层LAL取得实体地址「X」中 的第一段实体地址Oq)、第二段实体地址(x》、第三段实体地址(x》、第四段实体地址(x4) 以及第五段实体地址(x5)的顺序。 请参考图5。图5为说明本发明的数据处理流程DPS的一第一实施例的流程图。 步骤说明如下 步骤501 :令低阶处理层LAL取得第二段实体地址(x2)，得知在快闪存储器MF1中， 存在对应的一组已分类区块，而可对数据进行处理动作； 步骤502 :在取得该第二段实体地址之后，取得第三段实体地址(x3)，得知在快闪 存储器Mn中，存在对应的一已分类单独区块，可对数据进行处理动作； 步骤503 :在取得该第三段实体地址之后，取得第四段实体地址(X4)，得知在快闪 存储器Mn中，存在对应的一已分类区块分页，可对数据进行处理动作； 步骤504 :在取得该第四段实体地址之后，取得第五段实体地址(X5)，得知在快闪 存储器Mn中，存在对应的一已分类分页区段，可对数据进行处理动作； 步骤505 :在取得该第五段实体地址之后，取得第一段实体地址(Xl)，最后得知在 快闪存储器Mn中，存在对应的一已分类区块通道，可对数据进行处理动作。
请参考图6。图6为说明本发明的数据处理流程DPS的一第二实施例的流程图。 步骤说明如下 步骤601 :令低阶处理层LAL取得第一段实体地址Oq)，得知在快闪存储器Mn中， 存在对应的一已分类区块通道，而可对数据进行处理动作； 步骤602 :在取得该第一段实体地址之后，取得第三段实体地址(x3)，得知在快闪 存储器Mn中，存在对应的一已分类单独区块，可对数据进行处理动作； 步骤603 :在取得该第三段实体地址之后，取得第四段实体地址(X4)，得知在快闪 存储器Mn中，存在对应的一已分类区块分页，可对数据进行处理动作； 步骤604 :在取得该第四段实体地址之后，取得第五段实体地址(X5)，得知在快闪 存储器Mn中，存在对应的一已分类分页区段，可对数据进行处理动作； 步骤605 :在取得该第五段实体地址之后，取得第二段实体地址(X2)，最后得知在 快闪存储器MF1中，存在对应的一组已分类区块，可对数据进行处理动作。
请参考图7。图7为说明本发明的数据处理流程DPS的一第三实施例的流程图。 步骤说明如下 步骤701 :令低阶处理层LAL取得第三段实体地址(x3)，得知在快闪存储器MF1中， 存在对应的一已分类单独区块，而可对数据进行处理动作； 步骤702 :在取得该第三段实体地址之后，取得第二段实体地址(x2)，得知在快闪 存储器Mn中，存在对应的一组已分类区块，可对数据进行处理动作； 步骤703 :在取得该第二段实体地址之后，取得第四段实体地址(X4)，得知在快闪
14存储器Mn中，存在对应的一已分类区块分页，可对数据进行处理动作； 步骤704 :在取得该第四段实体地址之后，取得第五段实体地址(X5)，得知在快闪 存储器Mn中，存在对应的一已分类分页区段，可对数据进行处理动作； 步骤705 :在取得该第五段实体地址之后，取得第一段实体地址(Xl)，最后得知在 快闪存储器MF1中，存在对应的一组已分类区块通道，可对数据进行处理动作。
在上述数据处理流程DPS的三个实施例中，第五段实体地址并非为必须，意即低 阶处理层LAL不一定需要以已分类分页区段为单位来进行数据处理动作。换句话说，如果 低阶处理层LAL所接收到的实体地址仅定址到已分类区块分页，则低阶处理层LAL便以一 已分类区块分页为单位来进行数据处理动作；而若低阶处理层LAL所接收到的实体地址定 址到已分类分页区段，则低阶处理层LAL便可以一已分类分页区段为单位来进行数据处理 动作。此外，实体地址X3为高阶转译层HTL，根据逻辑地址「P」、查询表Te以及保留信息Dsp， 最后所求得的实体地址(如图4的示范例)。 请参考图8。图8为本发明的使用阶层化分层处理数据的快闪存储器装置800的 示意图。如图8所示，快闪存储器装置800包含一命令及逻辑地址转换电路810、一执行命 令及实体地址定址电路820，以及一快闪存储器MF。快闪存储器MF包含多个已分类单独区 土央BLn BLm。 命令及逻辑地址转换电路810位于高阶转译层HTL ;执行命令及实体地址定址电 路820位于低阶处理层LAL。命令及逻辑地址转换电路810还包含一逻辑判断电路811。在 图8中，主控端H、高阶转译层HTL、低阶处理层LAL以及快闪存储器Mp的运作原理皆如前 述，在此不再赘述。 命令及逻辑地址转换电路810用来执行下列几项动作 1.令高阶转译层HTL接收主控端H传送的逻辑地址「P」，并据以在快闪存储器MF 中进行一数据处理动作的要求； 2.命令低阶处理层LAL取得属于快闪存储器MF的硬件架构信息DSPEC以传送至高 阶转译层HTL ; 3.令高阶转译层HTL根据硬件架构信息D,c，在该多个已分类单独区块中，设置一 组对应至逻辑地址「P」的实体存储单元，找出在该组对应至该逻辑地址的实体存储单元中， 有一可供进行数据处理动作的实体存储单元，决定一数据处理流程以将该逻辑地址转换为 对应至该可供进行数据处理动作的实体存储单元的一实体地址。 执行命令及实体地址定址电路820用来令低阶处理层LAL根据由高阶转译层HTL 传送的实体地址「X」，在该可供进行数据处理动作的实体存储单元中，进行数据处理动作。
逻辑判断电路811用来执行下列几项动作 1.令高阶转译层HTL发出一命令(CMD工或CMD2)以指示低阶处理层LAL取得硬件 架构信息DSPK及保留信息DSP其中之一 ； 2.令低阶处理层LAL根据所发出的命令，读取快闪存储器MF的硬件架构信息DSPEC 及保留信息DSP其中之一，以回传至高阶转译层HTL ; 3.令高阶转译层HTL根据硬件架构信息DSPEe及保留信息DSP，决定数据处理流程， 以转换所接收的逻辑地址「P」为对应的实体地址「X」。 综上所述，通过本发明将快闪存储器转译层分隔为高阶转译层与低阶处理层，便可解决当原本所使用的快闪存储器更换为另一新型快闪存储器时，整个快闪存储器转译层 都需要重新设计的困扰，而通过本发明所提供的低阶处理层，可对于各种不同的快闪存储 器，根据高阶转译层所提供的实体地址，并使用对应的控制方法，直接对对应的存储单元进 行数据处理的动作，如此便可提供给使用者更大的便利性。 以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修 饰，皆应属本发明的涵盖范围。
权利要求
一种应用于一快闪存储器的阶层化分层处理数据的方法，包含将一逻辑地址传送至一高阶转译层以要求在该快闪存储器中进行一数据处理动作；由一低阶处理层取得属于该快闪存储器的一硬件架构信息以将该硬件架构信息传送至该高阶转译层；由该高阶转译层根据该硬件架构信息，在该快闪存储器中，设置一组对应至该逻辑地址的实体存储单元；由该高阶转译层根据该硬件架构信息，找出在该组对应至该逻辑地址的实体存储单元中，有一可供进行数据处理动作的实体存储单元；由该高阶转译层根据该硬件架构信息，决定一数据处理流程，以将该逻辑地址转换为对应至该可供进行数据处理动作的实体存储单元的一实体地址；以及由该低阶处理层根据由该高阶转译层传送的该实体地址，在该可供进行数据处理动作的实体存储单元中，进行该数据处理动作；其中，该高阶转译层用以令一用户端应用程序及一文件系统可在该快闪存储器内进行数据处理，以及负责搜集该快闪存储器使用状态的相关信息以管理该快闪存储器，并且，该低阶处理层根据该实体地址内的一第一段地址数据得知一组已分类区块(Bank)，根据该实体地址内的一第二段地址数据得知一已分类单独区块(Block)，根据该实体地址内的一第三段地址数据得知一已分类区块分页(page)，根据该实体地址内的一第四段地址数据得知一已分类区块通道(Channel)。
2. 如权利要求l所述的方法，其中还包含由该高阶转译层发出一第一命令以指示该低阶处理层取得该硬件架构信息；以及 该低阶处理层根据该第一命令读取该快闪存储器的该硬件架构信息以回传至该高阶 转译层。
3. 如权利要求2所述的方法，其中还包含由该高阶转译层发出一第二命令以指示该低阶处理层取得一保留信息； 该低阶处理层根据该第二命令读取该快闪存储器的该保留信息以回传至该高阶转译 层；以及由该高阶转译层根据该硬件架构信息及该保留信息，决定该数据处理流程，以转换为 该实体地址。
4. 如权利要求1所述的方法，其中该高阶转译层用以隔绝由该用户端应用程序和经由 该文件系统发送的要求直接进入该低阶处理层。
5. 如权利要求1所述的方法，其中该低阶处理层介于该高阶转译层及该快闪存储器之 间，用以执行由该高阶转译层发送的命令，并将该硬件架构信息及由该快闪存储器取得的 一保留信息回传至该高阶转译层。
6. 如权利要求1所述的方法，其中该低阶处理层用以执行由该高阶转译层发送的命 令，隔绝该高阶转译层发送的命令直接进入该快闪存储器，并将该硬件架构信息及由该快 闪存储器取得的一保留信息回传至该高阶转译层。
7. 如权利要求1所述的方法，其中当一新型快闪存储器取代该快闪存储器时，设置一 新型低阶处理层取代该低阶处理层，由该新型低阶处理层取得属于该新型快闪存储器的一 新型硬件架构信息以将该新型硬件架构信息传送至该高阶转译层。
8. 如权利要求1所述的方法，其中该硬件架构信息提供可在该快闪存储器规划该组已 分类区块、该已分类单独区块、该已分类区块分页和该已分类区块通道的信息。
9. 如权利要求8所述的方法，其中该数据处理流程决定该低阶处理层取得该第一段地 址数据、该第二段地址数据、第三段地址数据和该第四段地址数据的顺序。
10. 如权利要求9所述的方法，其中该数据处理流程包含令该低阶处理层取得该第一段地址数据，得知在该快闪存储器中，存在该组已分类区 块，可对数据进行处理动作；在取得该第一段地址数据之后，取得该第二段地址数据，得知在该快闪存储器中，存在 该已分类单独区块，可对数据进行处理动作；在取得该第二段地址数据之后，取得该第三段地址数据，得知在该快闪存储器中，存在 该已分类区块分页，可对数据进行处理动作；以及在取得该第三段地址数据之后，取得该第四段地址数据，最后得知在该快闪存储器中， 存在已分类区块通道，可对数据进行处理动作。
11. 如权利要求9所述的方法，其中该数据处理流程包含令该低阶处理层取得该第四段地址数据，得知在该快闪存储器中，存在该已分类区块 通道，可对数据进行处理动作；在取得该第四段地址数据之后，取得该第二段地址数据，得知在该快闪存储器中，存在 该已分类单独区块，可对数据进行处理动作；在取得该第二段地址数据之后，取得该第三段地址数据，得知在该快闪存储器中，存在 该已分类区块分页，可对数据进行处理动作；以及在取得该第三段地址数据之后，取得该第一段地址数据，最后得知在该快闪存储器中， 存在该组已分类区块，可对数据进行处理动作。
12. 如权利要求9所述的方法，其中该数据处理流程包含令该低阶处理层取得该第二段地址数据，得知在该快闪存储器中，存在该已分类单独 区块，可对数据进行处理动作；在取得该第二段地址数据之后，取得该第一段地址数据，得知在该快闪存储器中，存在 该组已分类区块，可对数据进行处理动作；在取得该第一段地址数据之后，取得该第三段地址数据，得知在该快闪存储器中，存在 该已分类区块分页，可对数据进行处理动作；以及在取得该第三段地址数据之后，取得该第四段地址数据，最后得知在该快闪存储器中， 存在已分类区块通道，可对数据进行处理动作。
13. 如权利要求l所述的方法，其中该低阶处理层为快闪架构处理层(Flash Abstraction Layer)。
14. 一种应用于一快闪存储器的阶层化分层处理数据的方法，包含 将一逻辑地址传送至一高阶转译层以要求在该快闪存储器中进行一数据处理动作； 由一快闪架构处理层(Flash Abstraction Layer)取得属于该快闪存储器的一硬件架构信息以将该硬件架构信息传送至该高阶转译层；由该高阶转译层根据该硬件架构信息，在该快闪存储器中，设置一组对应至该逻辑地 址的实体存储单元；由该高阶转译层根据该硬件架构信息，找出在该组对应至该逻辑地址的实体存储单元 中，有一可供进行数据处理动作的实体存储单元；由该高阶转译层根据该硬件架构信息，决定一数据处理流程以将该逻辑地址转换为对 应至该可供进行数据处理动作的实体存储单元的一实体地址；以及由该快闪架构处理层根据由该高阶转译层传送的该实体地址，在该可供进行数据处理 动作的实体存储单元中，进行该数据处理动作；其中，该高阶转译层用以令一用户端应用程序及一文件系统可在该快闪存储器内进行 数据处理，以及负责搜集该快闪存储器使用状态的相关信息以管理该快闪存储器，并且，该 快闪架构处理层根据该实体地址内的一第一段地址数据得知一组已分类区块(Bank)，根据 该实体地址内的一第二段地址数据得知一已分类单独区块(Block)，根据该实体地址内的 一第三段地址数据得知一已分类区块分页(Page)，根据该实体地址内的一第四段地址数据 得知一已分类分页区段(Sector)，根据该实体地址内的一第五段地址数据得知一已分类区 块通道(Channel)。
15. 如权利要求14所述的方法，其中还包含由该高阶转译层发出一第一命令以指示该低阶处理层取得该硬件架构信息；以及 该低阶处理层根据该第一命令读取该快闪存储器的该硬件架构信息以回传至该高阶 转译层。
16. 如权利要求15所述的方法，其中还包含由该高阶转译层发出一第二命令以指示该低阶处理层取得一保留信息； 该低阶处理层根据该第二命令读取该快闪存储器的该保留信息以回传至该高阶转译 层；以及由该高阶转译层根据该硬件架构信息及该保留信息，决定该数据处理流程以转换为该 实体地址。
17. 如权利要求14所述的方法，其中该高阶转译层用以隔绝由该用户端应用程序和经 由该文件系统发送的要求直接进入该快闪架构处理层。
18. 如权利要求14所述的方法，其中该快闪架构处理层介于该高阶转译层及该快闪存 储器之间，用以执行由该高阶转译层发送的命令，并将该硬件架构信息及由该快闪存储器 取得的一保留信息回传至该高阶转译层。
19. 如权利要求14所述的方法，其中该快闪架构处理层用以执行由该高阶转译层发送的命令，隔绝该高阶转译层发送的命令直接进入该快闪存储器，并将该硬件架构信息及由 该快闪存储器取得的一保留信息回传至该高阶转译层。
20. 如权利要求14所述的方法，其中当一新型快闪存储器取代该快闪存储器时，设置 一新型快闪架构处理层取代该快闪架构处理层，由该新型快闪架构处理层取得属于该新型 快闪存储器的一新型硬件架构信息以将该新型硬件架构信息传送至该高阶转译层。
21. 如权利要求14所述的方法，其中该硬件架构信息提供可在该快闪存储器规划该组 已分类区块、该已分类单独区块、该已分类区块分页、该已分类分页区段和该已分类区块通 道的信息。
22. 如权利要求21所述的方法，其中该数据处理流程决定该快闪架构处理层取得该第 一段地址数据、该第二段地址数据、第三段地址数据、该第四段地址数据和该第五段地址数据的顺序。
23. 如权利要求22所述的方法，其中该数据处理流程包含令该快闪架构处理层取得该第一段地址数据，得知在该快闪存储器中，存在该组已分类区块，可对数据进行处理动作；在取得该第一段地址数据之后，取得该第二段地址数据，得知在该快闪存储器中，存在该已分类单独区块，可对数据进行处理动作；在取得该第二段地址数据之后，取得该第三段地址数据，得知在该快闪存储器中，存在该已分类区块分页，可对数据进行处理动作；在取得该第三段地址数据之后，取得该第四段地址数据，得知在该快闪存储器中，存在该已分类分页区段，可对数据进行处理动作；以及在取得该第四段地址数据之后，取得该第五段地址数据，最后得知在该快闪存储器中，存在已分类区块通道，可对数据进行处理动作。
24. 如权利要求22所述的方法，其中该数据处理流程包含令该快闪架构处理层取得该第五段地址数据，得知在该快闪存储器中，存在已分类区块通道，可对数据进行处理动作；在取得该第五段地址数据之后，取得该第二段地址数据，得知在该快闪存储器中，存在该已分类单独区块，可对数据进行处理动作；在取得该第二段地址数据之后，取得该第三段地址数据，得知在该快闪存储器中，存在该已分类区块分页，可对数据进行处理动作；在取得该第三段地址数据之后，取得该第四段地址数据，得知在该快闪存储器中，存在该已分类分页区段，可对数据进行处理动作；以及在取得该第四段地址数据之后，取得该第一段地址数据，最后得知在该快闪存储器中，存在该组已分类区块，可对数据进行处理动作。
25. 如权利要求22所述的方法，其中该数据处理流程包含令该快闪架构处理层取得该第二段地址数据，得知在该快闪存储器中，存在该已分类单独区块，可对数据进行处理动作；在取得该第二段地址数据之后，取得该第一段地址数据，得知在该快闪存储器中，存在该组已分类区块，可对数据进行处理动作；在取得该第一段地址数据之后，取得该第三段地址数据，得知在该快闪存储器中，存在该已分类区块分页，可对数据进行处理动作；在取得该第三段地址数据之后，取得该第四段地址数据，得知在该快闪存储器中，存在该已分类分页区段，可对数据进行处理动作；以及在取得该第四段地址数据之后，取得该第五段地址数据，最后得知在该快闪存储器中，存在已分类区块通道，可对数据进行处理动作。
26. 如权利要求14所述的方法，其中该高阶转译层为快闪架构转译层。
27. —种使用阶层化分层处理数据的快闪存储器装置，包含一快闪存储器，由多个已分类单独区块组成；一命令及逻辑地址转换电路，用以令一高阶转译层接收一逻辑地址及一在该快闪存储器中进行一数据处理动作的要求，命令一低阶处理层(Low-Level Abstraction Layer)取得属于该快闪存储器的一硬件架构信息以将该硬件架构信息传送至该高阶转译层，令该高 阶转译层根据该硬件架构信息，在该多个已分类单独区块中，设置一组对应至该逻辑地址 的实体存储单元，找出在该组对应至该逻辑地址的实体存储单元中，有一可供进行数据处 理动作的实体存储单元，决定一数据处理流程以将该逻辑地址转换为对应至该可供进行数 据处理动作的实体存储单元的一实体地址；以及一执行命令及实体地址定址电路，用以令该低阶处理层根据由该高阶转译层传送的该 实体地址，在该可供进行数据处理动作的实体存储单元中，进行该数据处理动作；其中，该高阶转译层用以令一用户端应用程序及一文件系统可在该快闪存储器内进行 数据处理，以及负责搜集该快闪存储器使用状态的相关信息以管理该快闪存储器，并且，该 低阶处理层根据该实体地址内的一第一段地址数据得知一组已分类区块(Bank)，根据该实 体地址内的一第二段地址数据得知一已分类单独区块(Block)，根据该实体地址内的一第 三段地址数据得知一已分类区块分页(page)，根据该实体地址内的一第四段地址数据得知 一已分类区块通道(Channel)。
28. 如权利要求27所述的装置，其中该命令及逻辑地址转换电路还包含 一逻辑判断电路，用以令该高阶转译层发出一命令以指示该低阶处理层取得该硬件架构信息及一保留信息其中之一，令该低阶处理层根据该命令读取该快闪存储器的该硬件架 构信息及该保留信息其中之一，以回传至该高阶转译层以及令该高阶转译层根据该硬件架 构信息及该保留信息，决定该数据处理流程以转换为该实体地址。
29. 如权利要求27所述的装置，其中该高阶转译层用以隔绝由该用户端应用程序和经 由该文件系统发送的要求直接进入该低阶处理层。
30. 如权利要求27所述的装置，其中该低阶处理层介于该高阶转译层及该快闪存储器 之间，用以执行由该高阶转译层发送的命令，并将该硬件架构信息及由该快闪存储器取得 的一保留信息回传至该高阶转译层。
31. 如权利要求27所述的装置，其中该低阶处理层用以执行由该高阶转译层发送的命 令，隔绝该高阶转译层发送的命令直接进入该快闪存储器，并将该硬件架构信息及由该快 闪存储器取得的一保留信息回传至该高阶转译层。
32. 如权利要求27所述的装置，其中当一新型快闪存储器取代该快闪存储器时，设置 一新型低阶处理层取代该低阶处理层，由该新型低阶处理层取得属于该新型快闪存储器的 一新型硬件架构信息以将该新型硬件架构信息传送至该高阶转译层。
33. 如权利要求27所述的装置，其中该硬件架构信息提供可在该快闪存储器规划该组 已分类区块、该已分类单独区块、该已分类区块分页和该已分类区块通道的信息。
34. 如权利要求33所述的装置，其中该数据处理流程决定该低阶处理层取得该第一段 地址数据、该第二段地址数据、第三段地址数据和该第四段地址数据的顺序。
35. 如权利要求34所述的装置，其中该数据处理流程包含令该低阶处理层取得该第一段地址数据，得知在该快闪存储器中，存在该组已分类区 块，可对数据进行处理动作；在取得该第一段地址数据之后，取得该第二段地址数据，得知在该快闪存储器中，存在 该已分类单独区块，可对数据进行处理动作；在取得该第二段地址数据之后，取得该第三段地址数据，得知在该快闪存储器中，存在该已分类区块分页，可对数据进行处理动作；以及在取得该第三段地址数据之后，取得该第四段地址数据，最后得知在该快闪存储器中，存在已分类区块通道，可对数据进行处理动作。
36. 如权利要求34所述的装置，其中该数据处理流程包含令该低阶处理层取得该第四段地址数据，得知在该快闪存储器中，存在该已分类区块通道，可对数据进行处理动作；在取得该第四段地址数据之后，取得该第二段地址数据，得知在该快闪存储器中，存在该已分类单独区块，可对数据进行处理动作；在取得该第二段地址数据之后，取得该第三段地址数据，得知在该快闪存储器中，存在该已分类区块分页，可对数据进行处理动作；以及在取得该第三段地址数据之后，取得该第一段地址数据，最后得知在该快闪存储器中，存在该组已分类区块，可对数据进行处理动作。
37. 如权利要求34所述的装置，其中该数据处理流程包含令该低阶处理层取得该第二段地址数据，得知在该快闪存储器中，存在该已分类单独区块，可对数据进行处理动作；在取得该第二段地址数据之后，取得该第一段地址数据，得知在该快闪存储器中，存在该组已分类区块，可对数据进行处理动作；在取得该第一段地址数据之后，取得该第三段地址数据，得知在该快闪存储器中，存在该已分类区块分页，可对数据进行处理动作；以及在取得该第三段地址数据之后，取得该第四段地址数据，最后得知在该快闪存储器中，存在已分类区块通道，可对数据进行处理动作。
38. 如权利要求27所述的装置，其中该低阶处理层为快闪架构处理层(FlashAbstraction Layer)。
39. 如权利要求27所述的装置，其中该高阶转译层为快闪架构转译层(FlashTranslation hyer)。
全文摘要
应用于快闪存储器的阶层化分层处理数据的方法及其装置。该方法包含将主控端与快闪存储器之间的沟通经由高阶转译层与低阶处理层来分别处理。高阶转译层负责接收主控端的命令与逻辑地址，并将所接收的逻辑地址转换成快闪存储器的实体地址。低阶处理层负责根据高阶转译层传送的指令与实体地址控制快闪存储器对应的存储单元以进行数据处理。由于低阶处理层设置于高阶转译层与快闪存储器之间，因此高阶转译层与快闪存储器的架构无关，而无须因为快闪存储器的更换而重新设计。
文档编号G11C7/10GK101789259SQ200910003390
公开日2010年7月28日 申请日期2009年1月22日 优先权日2009年1月22日
发明者张琮民, 许进东 申请人:银灿科技股份有限公司