相位变化存储器阵列的验证电路及方法

文档序号:6752173阅读:194来源:国知局
专利名称:相位变化存储器阵列的验证电路及方法
技术领域
本发明有关于一种验证电路,特别是有关于一种相位变化存储器阵列的验证电路。
背景技术
相位变化存储器(Phase Change Memory,PCM)是一种具有高速、高容量密度以 及低耗能的非挥发存储器,其中相位变化存储器中的相位变化存储单元系由相位变化材料 所形成,例如硫系材料(Chalcogenide)等。在热应用的操作下,相位变化材料可在结晶 (crystalline)状态以及非结晶(amorphous)状态之间切换,其中相位变化材料在结晶状 态以及非结晶状态下具有不同的电阻值,其可分别表示不同的储存数据。一般而言,可藉由提供具有不同电流值的写入电流,对相位变化存储单元进行加 热以改变其电阻值,使得数据可被储存于相位变化存储器内。此外,对相位变化存储单元而 言,亦需要提供写入电流将相位变化存储单元转态为重置状态(reset state)。因此,需要 一种验证电路来验证相位变化存储器阵列,将相位变化存储单元由非重置状态转态为重置 状态。

发明内容
本发明提供一种验证电路,适用于一相位变化存储器阵列。上述验证电路包括一 感测单元,用以根据一使能信号从上述相位变化存储器阵列的一第一存储单元感测出一第 一感测电压;一比较器,用以根据上述第一感测电压以及一参考电压而产生一比较信号,以 便指示上述第一存储单元是否为重置状态;一控制单元,用以根据上述使能信号而产生一 控制信号;一运算单元,用以根据上述控制信号而产生一第一信号,以便指示上述比较器是 否运作;以及,一调整单元,用以提供一写入电流至上述第一存储单元,并根据上述控制信 号调整上述写入电流的大小直到上述比较信号指示上述第一存储单元为重置状态。再者,本发明提供一种验证方法,适用于一相位变化存储器阵列。对上述相位变化 存储器阵列的一存储单元进行读取,以得到一感测电压。接着,比较上述感测电压以及一参 考电压。当上述感测电压小于上述参考电压时,提供一写入电流至上述存储单元,并逐渐增 加上述写入电流的电流量直到对应于上述写入电流的电流量的上述感测电压大于或等于 上述参考电压。 再者,本发明提供另一种验证方法,适用于一相位变化存储器阵列。提供一写入电 流至上述相位变化存储器阵列的一第一存储单元,并逐渐增加上述写入电流的电流量直到 从上述第一存储单元所感测出的一第一感测电压大于或等于一参考电压。当上述第一感测 电压大于或等于上述参考电压时,纪录上述写入电流的电流量以作为一参考电流量。对上 述相位变化存储器阵列的一第二存储单元进行读取,以得到一第二感测电压。比较上述第 二感测电压以及上述参考电压,以判断上述第二存储单元是否为重置状态。当上述第二存 储单元为非重置状态时,提供具有上述参考电流量的上述写入电流至上述第二存储单元,以转换上述第二存储单元为重置状态。


第1图系显示根据本发明一实施例所述的验证电路;第2图系显示第1图中验证电路的信号波形图;第3A图系显示根据本发明一实施例所述的控制单元的电路图;第3B图系显示根据本发明一实施例所述的侦测单元的电路图;第3C图系显示根据本发明一实施例所述的计算单元的电路图;第4图系显示根据本发明另一实施例所述的验证电路;第5A及5B图系显示第4图中验证电路对不同存储单元执行验证程序的内部信号 波形图;第6图系显示根据本发明一实施例所述的验证相位变化存储阵列的验证方法;以 及第7图系显示根据本发明另一实施例所述的验证相位变化存储阵列的验证方法。主要组件符号说明110 验证电路;112 感测单元;114 比较器;118 运算单元;116 控制单元;330、380 反相器;120、122 开关;124,340,350 延迟单元;126、390 触发器;128 判断单元;130 调整单元;132 写入电流生成器;134 计算单元;150 相位变化存储器阵列;310 侦测单元;320 或非门;360、370 互斥或门;436 缓存器;D 调整信号;Dref 参考调整信号;Iwrite 写入电流;Rcell 电阻值;Si、S2、Sclk 信号;S602-S608、S702-S710 步骤.
Sc 比较信号;Sctrl 控制信号;Sver 验证信号;SEN 使能信号;TR 读取周期;Tff 写入周期;Vcell 感测电压;VDD 电压;以及Vref 参考电压。
具体实施例方式为让本发明的上述和其它特征、和优点能更明显易懂,下文特举出较佳实施例,并配合所附图式,作详细说明如下实施例第1图系显示根据本发明一实施例所述的验证电路110,用以验证相位变化存储 器阵列150中的各存储单元是否为重置(reset)状态。验证电路110包括感测单元112、比 较器114、控制单元116、运算单元118、延迟单元124、触发器126、判断单元128、调整单元 130以及两开关120与122。运算单元118耦接于控制单元116以及延迟单元124之间,用 以接收控制信号Sctrl以产生信号Si,以便指示比较器114是否运作。延迟单元124接收 延迟信号Sl以产生信号S2,并提供信号S2至触发器126的时脉输入端。此外,触发器126 具有耦接于开关120的数据输入端,以及耦接于判断单元128的数据输出端。当接收到判断单元128所提供的使能信号SEN时,感测单元112对相位变化存储 器阵列150内的一存储单元进行读取,以感测该存储单元的电阻值Rcell,以便得到对应于 电阻值Rcell的感测电压Vcell。比较器114对感测电压Vcell以及参考电压Vref进行比 较,用以提供比较信号Sc来指示所读取的存储单元的状态。例如,当感测电压Vcell小于 参考电压Vref时,比较信号Sc指示所读取的存储单元尚未转态成重置状态。而当感测电 压Vcell大于或等于参考电压Vref时,比较信号Sc指示所读取的存储单元已被转态为重 置状态。此外,判断单元128亦可提供使能信号SEN至控制单元116以产生控制信号 Sctrl0控制信号Sctrl经过运算单元118可产生信号Sl来控制比较器114是否作用。接 着,比较信号Sc会控制开关120以及开关122是否导通。开关120耦接于控制单元116以 及调整单元130之间,而开关122耦接于电压VDD以及开关120之间,其中开关120以及开 关122系由比较信号Sc所控制。因此,当所读取的存储单元为非重置状态时,比较信号Sc 会控制开关120以及开关122将控制信号Sctrl调整成信号Sclk并传送至调整单元130 以及触发器126。同时参考第1图与第2图,第2图系显示第1图中验证电路110的信号 波形图。控制信号Sctrl以及信号Sclk可视为具有不同工作周期(duty cycle)的脉冲信 号。此外,调整单元130包括写入电流生成器132以及计算单元134。计算单元134可计 算信号Sclk的脉冲数量以产生调整信号D,其中调整信号D系由复数字节所组成。在此实 施例中,调整信号D包括位DO、Dl、D2及D3。接着,写入电流生成器132可根据调整信号D产生写入电流Iwrite至相位变化存储器阵列的该存储单元,以对该存储单元进行转态。再 者,写入电流生成器132亦可根据调整信号D调整写入电流Iwrite的电流量,即写入电流 Iwrite具有对应于调整信号D的电流量。在本发明中,调整信号D的位数可决定写入电流 Iwrite的电流量的分辨率。参考第2图,在读取周期TR中,控制信号Sctrl为高电压电平。同时,感测电路112会从该存储单元感测出感测电压Vcell,即验证电路110对该存储单元进行读取。在周 期TW中,调整电路130会提供具有对应于调整信号D的电流量的写入电流Iwrite至该存 储单元,以便改变该存储单元的电阻值。例如,在调整信号D的数据值为“0010”的期间, 验证电路110会在周期TW的期间提供对应于“0010”的电流量的写入电流Iwrite至该存 储单元。接着,验证电路110会在周期TR的期间感测并判断该存储单元是否为重置状态。 若否,则验证电路110会在下一个周期TW的期间提供对应于“0011”的电流量的写入电流 Iwrite至该存储单元。因此,若该存储单元为非重置状态时,验证电路110会逐渐增加写 入电流Iwrite的电流量直到该存储单元被转态为重置状态。例如,在调整信号D的数据值 为“1000”的期间,验证电路110会在周期TW的期间提供对应于“1000”的电流量的写入电 流Iwrite至该存储单元。接着,验证电路110会在周期TR的期间读取该存储单元以得到 对应于“1000”的电流量的感测电压Vcell。由于目前所得到的感测电压Vcell已大于或等 于参考电压Vref,因此比较信号Sc会指示该存储单元已被转态为重置状态。接着,触发器 126会产生验证信号Sver至判断单元128,以提供下一个使能信号SEN至感测单元112,以 便对另一存储单元进行验证。第3A图系显示根据本发明一实施例所述的控制单元的电路图。对应于四位的调 整信号D,控制单元是由16个侦测单元310、5个或非门(N0R)320以及4个反相器330所组 成。第3B图系显示根据本发明一实施例所述的侦测单元的电路图。侦测单元包括两个延 迟单元340及350、两个互斥或门(XOR) 360及370、反相器380以及触发器390。在验证电 路中,读取周期TR的周期时间是由延迟单元340所决定,而写入周期TW和读取周期TR的 总周期时间是由延迟单元350所决定。第3C图系显示根据本发明一实施例所述的计算单 元的电路图。在此实施例中,计算单元为一累加器,其包括四个触发器。第4图系显示根据本发明另一实施例所述的验证电路410。相较于第1图的验证电 路110内的调整电路130,调整电路430更包括缓存器436。如先前所描述,当比较信号Sc 指示存储单元已被转态为重置状态时,触发器126会产生验证信号Sver至判断单元128,以 对另一存储单元进行验证。同时,触发器126亦会提供验证信号Sver至缓存器436,用以 将对应于目前写入电流的电流量的调整信号D储存至缓存器436内,以作为参考调整信号 Dref0接着,判断单元128会提供下一个使能信号SEN至缓存器436,以便将储存在缓存器 436内的参考调整信号Dref传送至计算单元134。接着,计算单元134将调整信号D的数 据值设定成参考调整信号Dref的数据值,使得写入电流产生单元能提供具有对应于参考 调整信号Dref的电流量的写入电流Iwrite至另一存储单元。第5A及5B图系显示第4图中验证电路410对不同存储单元执行验证程序的内部 信号波形图。参考第4图及第5A图,首先,验证电路410对存储单元Cell 1进行验证。如 先前所描述,验证电路410在调整信号D为“ 1000”的期间内感测到存储单元Cell 1已被转 态为重置状态。接着,缓存器436会根据验证信号Sver储存“1000”为参考调整信号Dref的数据值。接着,验证电路410对存储单元Cell 2进行验证。缓存器436会根据对应于存储单元Cell2的使能信号SEN提供参考调整信号Dref给计算单元134,以作为调整信号D 的计算初始值(initial value)。对存储单元Cell 2而言,首先,验证电路410对存储单元 Cell 2进行读取。接着,当验证电路410感测到存储单元Cell 2为非重置状态时,验证电 路410会提供具有对应于参考调整信号Dref的电流量的写入电流Iwrite至存储单元Cell 2,即计算单元134会提供具有数据值“1000”的调整信号D至写入电流产生单元132以便 产生写入电流Iwrite。接着,验证电路410会在周期TR的期间读取存储单元Cell 2以得 到对应于“1000”的电流量的感测电压Vcell。由于目前得到的感测电压Vcell已大于或等 于参考电压Vref,则比较信号Sc会指示存储单元Cell 2已被转态为重置状态。接着,触发 器126会产生验证信号Sver至判断单元128,用以通知存储单元Cell 2的验证已完成,并 进行下一存储单元的验证直到每个存储单元的验证都已完成。于是,可减少相位变化存储 阵列的验证时间。参考第4图及第5B图,在完成存储单元Cell 1的验证的后,调整信号D的数据值 “1000”被储存至缓存器436内以作为参考调整信号Dref的数据值。接着,当验证电路410 感测到存储单元Cell 2为非重置状态时,验证电路410会提供具有对应于参考调整信号 Dref的电流量的写入电流Iwrite至存储单元Cell 2。接着,验证电路410会在周期TR的 期间读取存储单元Cell 2,以得到对应于“1000”的电流量的感测电压Vcell。当感测电压 Vcell小于参考电压Vref时(即存储单元Cell 2为非重置状态),验证电路410会根据调 整信号D逐渐增加写入电流Iwrite电流量直到存储单元Cell 2被转态为重置状态,如第 5B图所显示。在此实施例中,计算单元134会参考调整信号Dref的数据值“1000”以作为 计算初始值并根据信号Sclk的脉冲数量来增加调整信号D的数据值。第6图系显示根据本发明一实施例所述的验证相位变化存储阵列的验证方法。首 先,在步骤S602,对相位变化存储器阵列的一存储单元进行读取,以得到感测电压。接着, 将感测电压与参考电压进行比较,以判断该存储单元是否已转态为重置状态(步骤S604)。 接着,在步骤S606,当感测电压小于参考电压时(即该存储单元为非重置状态),提供写入 电流至该存储单元,并逐渐增加写入电流的电流量直到对应于写入电流的电流量的感测电 压大于或等于参考电压,即该存储单元为重置状态,则完成对该存储单元的验证。第7图系显示根据本发明另一实施例所述的验证相位变化存储阵列的验证方法。 首先,在步骤S702,提供写入电流至相位变化存储器阵列的第一存储单元,并逐渐增加写入 电流的电流量直到从第一存储单元所感测出的第一感测电压大于或等于一参考电压,即第 一存储单元被转换为重置状态。接着,当第一存储单元被转换为重置状态时,将写入电流的 电流量记录并储存为参考电流量(步骤S704)。接着,对相位变化存储器阵列的第二存储单 元进行读取,以得到第二感测电压(步骤S706)。接着,将第二感测电压以及参考电压进行 比较,以判断第二存储单元是否为重置状态(步骤S708)。当第二存储单元为非重置状态 时,提供具有参考电流量的写入电流至第二存储单元,以将第二存储单元转态为重置状态 (步骤S710)。当对应于写入电流的电流量的第二感测电压小于参考电压时,第二存储单元 为非重置状态。因此,可逐渐增加写入电流的电流量直到对应于写入电流的电流量的第二 感测电压大于或等于上述参考电压,则可将第二存储单元转态为重置状态。本发明虽以较佳实施例揭露如上,然其并非用以限定本发明的范围,任何熟习此项技艺者,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
一种验证电路,适用于一相位变化存储器阵列,包括一感测单元,用以根据一使能信号从上述相位变化存储器阵列的一第一存储单元感测出一第一感测电压;一比较器,用以根据上述第一感测电压以及一参考电压而产生一比较信号,以便指示上述第一存储单元是否为重置状态;一控制单元,用以根据上述使能信号而产生一控制信号;一运算单元,用以根据上述控制信号而产生一第一信号,以便指示上述比较器是否运作,以及;一调整单元,用以提供一写入电流至上述第一存储单元,并根据上述控制信号调整上述写入电流的大小直到上述比较信号指示上述第一存储单元为重置状态。
2.如权利要求1所述的验证电路,其中当上述第一感测电压小于上述参考电压时,上 述比较信号指示上述第一存储单元为非重置状态,以及当上述第一感测电压大于或等于上 述参考电压时,上述比较信号指示上述第一存储单元为重置状态。
3.如权利要求2所述的验证电路,其中当上述比较信号指示上述第一存储单元为非重 置状态时,上述调整单元根据上述控制信号逐渐增加上述写入电流的电流量。
4.如权利要求1所述的验证电路,其中上述控制信号为一脉冲信号,以及当上述控制 信号为一第一电压电平时,上述感测电路从上述第一存储单元感测上述第一感测电压,以 及当上述控制信号为一第二电压电平时,上述调整电路提供上述写入电流至上述第一存储 单元。
5.如权利要求4所述的验证电路,更包括一第一开关,具有耦接于上述控制电路的一第一端以及耦接于上述调整电路的一第二 端,其中上述第一开关根据上述比较信号而决定是否将上述控制电路的上述控制信号传送 至上述调整电路;以及一第二开关,耦接于一特定电压以及上述第二端之间,具有一控制端用以接收上述比 较信号。
6.如权利要求5所述的验证电路,更包括一延迟单元,用以延迟上述第一信号以产生一第二信号;一触发器,具有一数据输入端耦接于上述第二端、一时脉输入端用以接收上述第二信 号、以及一数据输出端用以提供一验证信号;以及一判断单元,用以提供上述使能信号至上述控制单元。
7.如权利要求6所述的验证电路,其中上述调整单元更包括一计算单元,用以计算上述控制信号的脉冲数量以产生具有复数字节的一调整信号;以及一写入电流生成器,用以产生上述写入电流,其中上述写入电流具有对应于上述调整 信号的电流量,以及当上述比较信号指示上述第一存储单元为重置状态时,上述写入电流 具有一参考电流量。
8.如权利要求7所述的验证电路,其中上述调整单元更包括一缓存器,用以储存上述参考电流量。
9.如权利要求6所述的验证电路,其中当上述比较信号指示上述第一存储单元为重置状态时,上述判断单元根据上述验证信号提供上述使能信号至上述感测单元,使得上述感 测单元根据上述使能信号从上述相位变化存储器阵列的一第二存储单元感测出一第二感 测电压。
10.如权利要求9所述的验证电路,其中当上述比较信号指示上述第一存储单元为重 置状态时,上述判断单元根据上述验证信号提供上述使能信号至上述控制单元,使得上述 控制单元根据上述使能信号而产生上述控制信号。
11.如权利要求10所述的验证电路,上述调整单元根据上述控制信号而提供具有上述 参考电流量的上述写入电流至上述第二存储单元。
12.如权利要求11所述的验证电路,其中上述比较器根据对应于上述参考电流量的上 述第二感测电压以及上述参考电压而产生上述比较信号,以便指示上述第二存储单元是否 为重置状态。
13.如权利要求12所述的验证电路,其中当对应于上述参考电流量的上述第二感测电 压大于或等于上述参考电压时,上述比较信号指示上述第二存储单元为重置状态,以及当 对应于上述参考电流量的上述第二感测电压小于上述参考电压时,上述比较信号指示上述 第二存储单元为非重置状态。
14.如权利要求13所述的验证电路,其中当上述比较信号指示上述第二存储单元为非 重置状态时,上述调整单元根据上述控制信号逐渐增加被提供至上述第二存储单元的上述 写入电流的电流量,使得上述写入电流的电流量大于上述参考电流量。
15.一种验证方法,适用于一相位变化存储器阵列,包括读取上述相位变化存储器阵列的一存储单元,以得到一感测电压;比较上述感测电压以及一参考电压;当上述感测电压小于上述参考电压时,提供一写入电流至上述存储单元,并逐渐增加 上述写入电流的电流量直到对应于上述写入电流的电流量的上述感测电压大于或等于上 述参考电压。
16.如权利要求15所述的验证方法,其中当对应于上述写入电流的电流量的上述感测 电压大于或等于上述参考电压时,上述存储单元为重置状态,以及当对应于上述写入电流 的电流量的上述感测电压小于上述参考电压时,上述存储单元为非重置状态。
17.—种验证方法,适用于一相位变化存储器阵列,包括提供一写入电流至上述相位变化存储器阵列的一第一存储单元,并逐渐增加上述写入 电流的电流量直到从上述第一存储单元所感测出的一第一感测电压大于或等于一参考电 压;当上述第一感测电压大于或等于上述参考电压时,纪录上述写入电流的电流量以作为一参考电流量;对上述相位变化存储器阵列的一第二存储单元进行读取,以得到一第二感测电压;比较上述第二感测电压以及上述参考电压,以判断上述第二存储单元是否为重置状态;当上述第二存储单元为非重置状态时,提供具有上述参考电流量的上述写入电流至上 述第二存储单元,以转换上述第二存储单元为重置状态。
18.如权利要求17所述的验证方法,更包括当对应于上述参考电流量的上述第二感测电压小于上述参考电压时,逐渐增加上述写 入电流的电流量直到对应于上述写入电流的电流量的上述第二感测电压大于或等于上述 参考电压。
19.如权利要求18所述的验证方法,其中当对应于上述写入电流的电流量的上述第二 感测电压大于或等于上述参考电压时,上述第二存储单元为重置状态,以及当对应于上述 写入电流的电流量的上述第二感测电压小于上述参考电压时,上述第二存储单元为非重置 状态。
全文摘要
一种验证电路,适用于一相位变化存储器阵列。验证电路包括一感测单元、一比较器、一控制单元、一运算单元及一调整单元。感测单元根据一使能信号从相位变化存储器阵列的一存储单元感测出一感测电压。比较器根据感测电压以及一参考电压而产生一比较信号,以便指示存储单元是否为重置状态。控制单元根据使能信号而产生一控制信号。运算单元根据控制信号而产生一第一信号,以便指示比较器是否运作。调整单元提供一写入电流至存储单元,并根据控制信号调整写入电流的大小直到比较信号指示存储单元为重置状态。
文档编号G11C29/50GK101814323SQ20091000757
公开日2010年8月25日 申请日期2009年2月23日 优先权日2009年2月23日
发明者林文斌, 江培嘉, 许世玄 申请人:财团法人工业技术研究院
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1