专利名称：基于阈值取消功能的钟控浮栅mos管的采样保持电路的制作方法
技术领域：
本发明涉及模拟信号采样保持电路，尤其是涉及一种基于阈值取消功能的钟控浮 栅MOS管的采样保持电路。
背景技术：
采样保持操作是模拟信号处理的第一步，将幅度连续变化的模拟信号，经由采样 保持电路，对某一时刻的信号值进行采样，并保持一段时间，让后面的电路对信号进行处 理。采样保持电路的性能，直接关系到整个电路系统的性能。因此，采样保持电路在电路系 统中具有很重要的作用。在数字电路系统中，作为基本电路单元之一的模数转换器ADC，它 的主要性能就是由采样保持电路来决定的。性能越好的ADC，需要性能越好的采样保持电 路。 传统的采样保持电路，是通过运算放大器和电容来实现的，采样保持电路的精度 越高，就要求越高倍数的运算放大器，这就需要越复杂的电路结构。然而，随着集成电路的 飞速发展，现在一片芯片上集成的电路越来越复杂，功耗越来越大，功耗密度越来越高。越 来越大的功耗，对手持设备的电池提出了越来越高的要求，而现在电池技术的发展是远远 跟不上集成电路集成度的发展的。并且，现在集成电路的体积要求越来越小，这就要求电路 结构要尽可能的简单。因此，基于低功耗和简单的电路结构的考虑，应用浮栅器件来对电路 进行设计，符合未来集成电路的发展要求和发展方向，具有巨大的实用价值。对于采样保持 电路这样的基本单元，也不例外。本文提出的一种基于阈值取消功能的钟控浮栅MOS管的 采样保持电路，就是在这样的背景下提出来的。 自从1991年，多输入浮栅M0S管被提出以来，越来越多的人投入到相关的研究中， 浮栅MOS管在很多领域都得到了很大的应用。多输入浮栅MOS管的结构图如图l所示。
与一般MOS管的区别是，多输入浮栅MOS管具有一个浮置的栅，并且有多个输入栅 极，多个输入栅极通过电容耦合效应，将各个输入电压Vi耦合到浮栅上面，而浮栅后面的部 分，跟普通的MOS管是一样的。浮栅上的电压由浮栅的初始电荷和各个输入端的电压来决
定，具体的关系表达式如下
<formula>formula see original document page 3</formula> 其中，Ci是各个输入电容，Vi是对应的输入电压，Q。是浮栅上的初始静电荷， Cror =力G ， C。是浮栅和衬底之间的电容。
<formula>formula see original document page 3</formula> 当浮栅电压^大于管子的阈值电压V^时，管子导通，即
<formula>formula see original document page 4</formula>浮栅上的初始净电荷，由生产时的工序决定:
以作为零处理，因此，上式可以变形为
(2)
一般情况下，浮栅上的初始净电荷可
说<formula>formula see original document page 4</formula> 此时管子导通。如果把^看作输入端，把、、V3......Vn看作控制端的话，相当于
是MOS管的阈值可以由V2、 V3......Vn来调节，因此，多输入浮栅MOS管具有阈值可控的功
能。因为浮栅是浮置的，浮栅上的电荷不容易改变，因此它还具有电荷保持的功能。
钟控浮栅MOS管是浮栅MOS管的改进模型，与浮栅MOS管的唯一不同之处，就是普 通浮栅MOS管有一个浮置的栅极，而钟控浮栅MOS管的浮栅是通过一个开关接到一个参考 电压，从而可以对浮栅的初始电压进行设置。钟控浮栅MOS管的结构图如图2。
钟控浮栅MOS管的工作分为两个阶段预充电阶段和评估阶段。在预充电阶段，各 个输入电容耦合端接到电容输入预置电压Vi，上面，开关小闭合，浮栅输入电压Vin与浮 栅连通，将浮栅钳位。在评估阶段，开关小断开，浮栅浮置，相应地，输入电容耦合端切换到 各自的输入信号Vi。此时，浮栅的电压由小从高跳到低时Vin的瞬间值(记为V^，)、输 入端预置电压ViKEF和输入端电压Vi共同决定。 根据以上描述，在预充电阶段，浮栅接到浮栅输入电压Vin，浮栅输入电压对浮栅 充电，所以 VFG1 = Vin (4) 在预充电阶段切换到评估阶段的瞬间，Vin的值记为VINKEF，用作评估阶段浮栅电压 的计算。 在评估阶段，因为浮栅浮置，浮栅上的电荷不会改变，可以算得此时电压为
<formula>formula see original document page 4</formula> 基于钟控浮栅MOS管的采样保持电路图如图3。 采样阶段，c^为高电平，t为低电平，浮栅接到输入电压Vin处，进行采样。保 持阶段，(j^为低电平，小2变为高电平，浮栅管子的源极作为输出端，跟随浮栅的电压进行 输出。这个采样保持电路没有直流功耗，并且结构非常简单，所以功耗非常低，但是存在一 个问题，就是输出电压和输入电压之间存在一个NM0S管阈值电压的损失，因为这个电压损 失的存在，大大降低了跟随电路的精度，并且在输入电压小于NMOS管阈值电压的时候，采 样保持电路的输出电压恒为O，不能跟随输入电压的变化。
发明内容
本发明的目的在于提供了一种基于阈值取消功能的钟控浮栅M0S管的采样保持
电路，这个采样保持电路的输出与输入之间不存在阈值电压的损失，具有更高的精度，功耗
低，结构简单，并且具有轨到轨的功能特点。 本发明解决技术问题所采用的技术方案是 包括基于钟控浮栅MOS管的采样保持电路，其特征在于还包括一个阈值取消电 路，该电路包括PMOS管，NMOS管，两个开关和单刀双掷开关；PMOS管的漏极与单刀双掷开 关的第二脚相连，PMOS管的栅极通过第一开关与电源相连，PMOS管的栅极通过第二开关接 地，PMOS管源极与电源相连，PMOS管的衬底与电源相连；NMOS管的漏极与单刀双掷开关的 第二脚相连，NMOS管的栅极与单刀双掷开关的第二脚相连，NMOS管的源极接地，NMOS管的 衬底接地，所述单刀双掷开关的第三脚接地，第一脚接到基于钟控浮栅MOS管的采样保持 电路的输入栅极。 与现有技术相比，本发明的具有的有益效果是 本电路基于钟控浮栅MOS管的浮栅电荷可以调节并长期保持这个特点，利用PMOS 管和NMOS管加第两个开关来提取一个NMOS管的阈值电压，并经钟控浮栅MOS管的输入栅 极，耦合到浮栅上，以此将浮栅上的电压提高一个NMOS管阈值电压的值，来抵消钟控浮栅 MOS管采样跟随电路从浮栅电压到输出电压所存在的一个NMOS阈值电压的损失，让输出电 压精确等于输入电压的值，构造一个精度高，结构简单，功耗低的采样保持电路。此电路的 平均功耗只有0. 147mw，整个电路只需要一个钟控浮栅NMOS管， 一个普通的NMOS管， 一个普 通的PMOS管，六个辅助开关，结构非常简单。
图1是多输入浮栅MOS管的结构图。
图2是钟控浮栅MOS管的结构图。 图3是基于钟控浮栅MOS管的采样保持电路的基本结构图。 图4是基于阈值取消功能的钟控浮栅MOS管的采样保持电路结构图。 图5是各开关控制信号的波形，从上往下依次是Sl， S2， S3， S4， S5， S6的控制信号波形。 图6是仿真波形比较，上面的是输入波形，中间的是图4电路输出波形，下面的是
图3电路输出波形。
具体实施例方式
下面结合附图和实施例对本发明进一步说明。 如图4所示，是一种基于阈值取消功能的钟控浮栅M0S管的采样保持电路，包括一 个钟控浮栅NMOS管， 一个普通PMOS管， 一个普通NMOS管，第一开关Sl，第二开关S2，第三 开关S3，单刀双掷开关S4，第五开关S5，第六开关S6，通过所述PMOS管、NMOS管、第五开关 S5和第六开关S6，进行一个NMOS管阈值电压的提取，由单刀双掷开关S4接到所述钟控浮 栅NMOS管的输入栅极；所述钟控浮栅NM0S管的浮栅通过第一开关S1和采样保持电路电压 输入端相连，所述钟控浮栅NMOS管的漏极通过第二开关S2与电源相连，所述钟控浮栅NMOS 管的源极通过第三开关S3与地相连，所述钟控浮栅NMOS管的输入栅极与单刀双掷开关S4的第一脚相连，所述钟控浮栅NM0S管的衬底通过第三开关与地相连，所述钟控浮栅NM0S管 的源极作为信号输出端Vout ;所述PMOS管的漏极与单刀双掷开关S4的第二脚相连，所述 NMOS管的漏极与单刀双掷开关S4的第二脚相连，所述PMOS管的栅极通过第五开关S5与电 源相连，通过第六开关S6与地相连，所述PMOS管的源极与电源相连，所述PMOS管的衬底与 电源相连，所述NMOS管的栅极与单刀双掷开关S4的第二脚相连，所述NMOS管的源极与地 相连，所述NM0S管的衬底与地相连，所述单刀双掷开关S4的第三脚接地。
这个采样保持电路包括采样阶段、保持阶段和跟随阶段。在采样阶段，第一开关S1 闭合，第二开关S2断开，第三开关S3闭合，单刀双掷开关S4的1 、3脚连通，第五开关S5断 开，第六开关S6闭合。钟控浮栅MOS管的浮栅连接到输入电平Vin，浮栅的电压被钳制在 Vin，与此同时，钟控浮栅M0S管的输入栅极接地，闭合的第三开关S3将钟控浮栅NM0S管的 源极下拉为0电平。单刀双掷开关S4的2脚电压被导通的PM0S上拉到一个接近电源电压 的电平。在保持阶段，第一开关S1断开，第二开关S2断开，第三开关S3闭合，单刀双掷开 关S4的1、2脚连通，第五开关S5闭合，第六开关S6断开，因为第一开关Sl断开，钟控浮栅 NM0S管的浮栅浮置，浮栅上面的电荷保持不变。此时，PM0S管的漏极被钳位在一个NM0S管 的阈值电压值，并且经过单刀双掷开关S4接到钟控浮栅M0S管的输入栅极，耦合到浮栅上。 此时浮栅上的电压是初始电压Vin再叠加上一个NMOS管的阈值电压，即为Vre = Vin+VTH。在 跟随阶段，第二开关S2闭合，第三开关S3断开，断开的第三开关S3相当于一个阻值很大的 电阻，让钟控浮栅NM0S管的源极电压跟随浮栅电压进行输出，此时，钟控浮栅NM0S管的源 极电压和浮栅电压相差一个NM0S的阈值电压，V。UT = Vre-VTH = Vin，刚好与之前浮栅上叠加 的NMOS管阈值电压相抵消，使输出电压V。UT精确等于输入电压Vin。 图5是图4所示电路各开关控制信号的波形，从上到下依次为Sl、 S2、 S3、 S4、 S5、 S6控制信号的波形，采样频率为20MHz，得到的采样保持输出信号如图6所示，并与图3所 示结构电路的仿真结果做了一个对比。上面的是输入波形，中间的是图4电路输出波形，下 面的是图3电路输出波形。可以看到，图3所示的电路，输出波形和输入波形相差了一个 NM0S阈值电压，并且在输入电压信号小于NM0S管的阈值电压的时候，输出电压为零，不能 对输入信号进行正确的采样保持操作。而图4所示电路的仿真波形，输出信号可以很好地 对输入信号进行采样保持操作。 在采样阶段，钟控浮栅NM0S管的采样保持部分电路不存在直流功耗，而阈值提取
部分的电路，存在直流功耗，这部分功耗，也是整个电路的主要功耗来源。 在保持阶段，钟控浮栅NM0S管的采样保持部分电路和阈值提取部分电路都不存
在直流功耗，功耗非常小。 在跟随阶段，同样不存在直流功耗，功耗非常小。 整个电路，总共用了一个PM0S管， 一个NM0S管， 一个钟控浮栅NM0S管，六个辅助 开关，结构非常简单，电路的平均功耗只有0. 147mw，功耗非常低。
权利要求
一种基于阈值取消功能的钟控浮栅MOS管的采样保持电路，包括基于钟控浮栅MOS管的采样保持电路，其特征在于还包括一个阈值取消电路，该电路包括PMOS管，NMOS管，两个开关和单刀双掷开关；PMOS管的漏极与单刀双掷开关的第二脚相连，PMOS管的栅极通过第一开关与电源相连，PMOS管的栅极通过第二开关接地，PMOS管源极与电源相连，PMOS管的衬底与电源相连；NMOS管的漏极与单刀双掷开关的第二脚相连，NMOS管的栅极与单刀双掷开关的第二脚相连，NMOS管的源极接地，NMOS管的衬底接地，所述单刀双掷开关的第三脚接地，第一脚接到基于钟控浮栅MOS管的采样保持电路的输入栅极。
全文摘要
本发明公开了一种基于阈值取消功能的钟控浮栅MOS管的采样保持电路。包括基于钟控浮栅MOS管的采样保持电路和阈值取消电路，PMOS管的漏极与单刀双掷开关的第二脚相连，栅极通过第一开关与电源相连，栅极通过第二开关接地，源极和衬底与电源相连；NMOS管的漏极与单刀双掷开关的第二脚相连，栅极与单刀双掷开关的第二脚相连，源极和衬底接地，所述单刀双掷开关的第三脚接地，第一脚接到基于钟控浮栅MOS管的采样保持电路的输入栅极。通过PMOS管和NMOS管提取出NMOS管的阈值电压，并加到钟控浮栅NMOS管的输入栅极，使整个电路达到取消阈值损失的效果，提高采样保持电路的精度。本发明的结构简单，功耗很低。
文档编号G11C27/02GK101770811SQ20091015584
公开日2010年7月7日 申请日期2009年12月29日 优先权日2009年12月29日
发明者李锦煊, 杭国强 申请人:浙江大学