专利名称：用fpga实现快速sram读写控制的装置及方法
技术领域：
本发明涉及一种数据控制装置及方法，具体涉及一种用于静态随机存取存储器 SRAM的数据控制装置及方法。
背景技术：
静态随机存取存储器(Static Random Access Memory, SRAM)是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。 相对之下，动态随机存取内存(DRAM)里面所储存的数据就需要周期性地更新。然而，当电力供应停止时，其内储存的数据还是会消失，这与在断电后还能储存资料的ROM或快闪存储器仍然是不同的。在同样的运作频率下，由于静态随机存取存储器SRAM对称的电路结构设计，使得每个记忆单元内所储存的数值都能以比DRAM快的速率被读取。除此之外，由于静态随机存取存储器SRAM通常都被设计成一次就读取所有的资料位元(Bit)，比起高低位址的资料交互读取的DRAM，在读取效率上也快上很多。因此虽然，静态随机存取存储器 SRAM的生产成本比较高，但在需要高速读写资料的地方，如电脑上的快取(Cache)，还是会使用静态随机存取存储器SRAM。目前，静态随机存取存储器SRAM可以运行在极高的速率下，达到8ns —次读写操作，但是在嵌入式的设计中，由于处理器的速率低，使得SRAM的性能不能完全发挥出来，是硬件资源的一种极大的浪费。因此如何在处理器主频不变的情况下，提高对SRAM的访问速度，需要一个可行的解决方案。FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路 (ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。现场可编程门阵列FPGA采用了逻辑单元阵列LCA(LogIC Cell Array)这样一个新概念，内部包括可配置逻辑模块CLB (Configurable Logic BLOCk)、输出输入模块I0B(Input0utput Block)和内部连线(Interconnect)三个部分。现场可编程门阵列FPGA的基本特点主要有1)采用现场可编程门阵列FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。2)现场可编程门阵列FPGA可做其它全定制或半定制ASIC 电路的中试样片。3)现场可编程门阵列FPGA内部有丰富的触发器和1/0引脚。4)现场可编程门阵列FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。5)现场可编程门阵列FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说， 现场可编程门阵列FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。
发明内容
本发明所要解决的技术问题是提供一种用FPGA实现快速SRAM读写控制的装置， 它有效提高处理器对SRAM的访问速度，从而提高系统的性能。为了解决以上技术问题，本发明提供了一种用FPGA实现快速SRAM读写控制的装
3置；包括现场可编程门阵列FPGA，处理器对静态随机存取存储器SRAM的控制端连接现场可编程门阵列FPGA ；现场可编程门阵列FPGA连接静态随机存取存储器SRAM ；由现场可编程门阵列FPGA对处理器发来的读写控制信号做时序和逻辑控制，控制静态随机存取存储器SRAM的读写。本发明的有益效果在于可以有效提高处理器对SRAM的访问速度，从而提高系统的性能。本发明还包括一种用FPGA实现快速SRAM读写控制的方法，包括以下步骤步骤一、现场可编程门阵列FPGA将处理器的写信号/WE和读信号/OE分别作一个相位的延时；步骤二、然后现场可编程门阵列FPGA将原信号和相位延时后的信号进行逻辑与运算，得到一个新的写信号/WEl和读信号/OEl信号；步骤三、将现场可编程门阵列FPGA将新的写信号/WEl和读信号/OEl信号发送给静态随机存取存储器SRAM，作为读写信号。其有益效果在于现场可编程门阵列FPGA可以将信号有电平处理的比较短，用该信号控制SRAM的读写信号，从而提高了处理器对SRAM的访问控制，而且还可以根据需要的不同对相位做不同的延时和逻辑运算，能得到不同速率的提高。本发明还提供了一种用FPGA实现外部SRAM片内数据的DMA控制的方法，包括以下步骤步骤一、处理器需要发出直接内存访问DMA控制的传输指令；步骤二、现场可编程门阵列FPGA先对处理器发来的指令进行解析，以确定是否是要实现SRAM片内DMA传输；步骤三、如果结果为是，现场可编程门阵列FPGA将静态随机存取存储器SRAM的数据从起始地址开始，通过计数器实现移动指定长度的数据到目的地址处，结束后给处理器一个结束信号片内数据传输结束。其有益效果在于整个静态随机存取存储器SRAM片内数据移动过程均由现场可编程门阵列FPGA实现，无需处理器参与，有效的提高了处理的效率。
下面结合附图和具体实施方式
对本发明作进一步详细说明。图1是本发明实施例所述的用FPGA实现快速SRAM读写控制装置的示意图；图2是本发明实施例所述的用FPGA实现快速SRAM读写控制方法的流程图；图3是本发明实施例所述的处理器发出给静态随机存取存储器SRAM的控制信号的示意图；图4是本发明实施例所述的用FPGA实现外部SRAM片内数据的DMA控制方法的流程图；图5是本发明实施例所述的用FPGA实现外部SRAM片内数据的DMA控制方法的示意图。
具体实施例方式
4
如图1所示，本发明实施例所述的用现场可编程门阵列FPGA实现快速SRAM读写控制的装置；包括现场可编程门阵列FPGA，处理器对静态随机存取存储器SRAM的控制端连接现场可编程门阵列FPGA ；现场可编程门阵列FPGA连接静态随机存取存储器SRAM ；由现场可编程门阵列FPGA对处理器发来的读写控制信号做时序和逻辑控制，控制静态随机存取存储器SRAM的读写。本发明的硬件结构将处理器对静态随机存取存储器SRAM的控制信号先引入至现场可编程门阵列FPGA中，再从现场可编程门阵列FPGA弓丨入到静态随机存取存储器SRAM对应的引脚上，由现场可编程门阵列FPGA对处理器发来的读写控制信号做相应的时序和逻辑设计，利用该设计来控制静态随机存取存储器SRAM的读写，以提高静态随机存取存储器 SRAM的访问速率。本发明所述的装置有两种使用方法如图2所示，本发明实施例所述的第一种用现场可编程门阵列FPGA实现快速静态随机存取存储器SRAM读写控制的方法包括步骤一、现场可编程门阵列FPGA将处理器的写信号/WE和读信号/OE分别作一个相位的延时；步骤二、然后现场可编程门阵列FPGA将原信号和相位延时后的信号进行逻辑与运算，得到一个新的写信号/WEl和读信号/OEl信号；步骤三、将现场可编程门阵列FPGA将新的写信号/WEl和读信号/OEl信号发送给静态随机存取存储器SRAM，作为读写信号。如图3所示，处理器发出给静态随机存取存储器SRAM的控制信号是写信号/WE和读信号/0E，现场可编程门阵列FPGA将该信号做相位延时处理后的信号为写信号/WE’和读信号/0E，，然后现场可编程门阵列FPGA将写信号/WE和/WE，，读信号/OE和/0E，做逻辑运算，得到新的写信号/WEl和读信号/OEl两个信号，该信号比原来的信号有效电平短了很多，从而可以提供静态随机存取存储器SRAM的访问速度，用该信号去控制静态随机存取存储器SRAM的读写，因此可以提高处理器对静态随机存取存储器SRAM的读写速率。如图4所示，本发明实施例所述的第二种方法包括以下步骤用现场可编程门阵列FPGA实现外部SRAM片内数据的DMA控制的方法。其中，直接内存访问DMA允许外围设备和主内存之间直接传输它们的I/O数据，而不需要处理器的参与。使用这种机制可以大大提高与设备数据传输的吞吐量。包括以下步骤步骤一、处理器需要发出直接内存访问DMA控制的传输指令；所述的传输指令包括静态随机存取存储器SRAM起始地址、静态随机存取存储器SRAM目的地址、片内数据移动的长度、启动直接内存访问DMA的4条指令。步骤二、现场可编程门阵列FPGA先对处理器发来的指令进行解析，以确定是否是要实现SRAM片内DMA传输；如果处理器发来的不是直接内存访问DMA命令，则现场可编程门阵列FPGA按普通的读写命令对静态随机存取存储器SRAM操作。步骤三、如果是直接内存访问DMA命令，则现场可编程门阵列FPGA将静态随机存取存储器SRAM的数据从起始地址开始，由一个计数器实现移动指定长度的数据到目的地址处，整个片内数据移动过程均由现场可编程门阵列FPGA实现，无需处理器参与，结束后给处理器发一个结束信号，以便处理器可以做相关处理事务。
5
如图5所示，在现场可编程门阵列FPGA设计时，首先，处理器需要发出直接内存访问DMA控制的静态随机存取存储器SRAM起始地址、静态随机存取存储器SRAM目的地址、片内数据移动的长度、启动直接内存访问DMA传输4条指令，现场可编程门阵列FPGA先对处理器发来的指令进行解析，以确定是否是要实现SRAM片内DMA传输，如果是现场可编程门阵列FPGA将静态随机存取存储器SRAM的数据从起始地址开始，通过计数器实现移动指定长度的数据到目的地址处，结束后给处理器一个结束信号，告诉其片内数据传输结束，以便处理器做相关处理事务，整个静态随机存取存储器SRAM片内数据移动过程均有FPGA实现， 无需处理器参与，有效的提高了处理的效率。本发明并不限于上文讨论的实施方式。以上对具体实施方式
的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式
用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。
权利要求
1.一种用FPGA实现快速SRAM读写控制的装置；其特征在于，包括现场可编程门阵列FPGA，处理器对静态随机存取存储器SRAM的控制端连接现场可编程门阵列FPGA ；现场可编程门阵列FPGA连接静态随机存取存储器SRAM ；由现场可编程门阵列FPGA对处理器发来的读写控制信号做时序和逻辑控制，控制静态随机存取存储器SRAM的读写。
2.如权利要求1所述的用FPGA实现快速SRAM读写控制的方法，其特征在于，包括以下步骤步骤一、现场可编程门阵列FPGA将处理器的写信号/WE和读信号/OE分别作一个相位的延时；步骤二、然后现场可编程门阵列FPGA将原信号和相位延时后的信号进行逻辑与运算， 得到一个新的写信号/WEl和读信号/OEl信号；步骤三、将现场可编程门阵列FPGA将新的写信号/WEl和读信号/OEl信号发送给静态随机存取存储器SRAM，作为读写信号。
3.如权利要求1所述的用FPGA实现快速SRAM读写控制的方法，其特征在于，包括以下步骤步骤一、处理器需要发出直接内存访问DMA控制的传输指令；步骤二、现场可编程门阵列FPGA先对处理器发来的指令进行解析，以确定是否是要实现SRAM片内DMA传输；步骤三、如果结果为是，现场可编程门阵列FPGA将静态随机存取存储器SRAM的数据从起始地址开始，通过计数器实现移动指定长度的数据到目的地址处，结束后给处理器一个结束信号片内数据传输结束。
4.如权利要求3所述的用FPGA实现快速SRAM读写控制的方法，其特征在于，所述步骤一中，所述的传输指令包括静态随机存取存储器SRAM起始地址、静态随机存取存储器 SRAM目的地址、片内数据移动的长度、启动直接内存访问DMA的4条指令。
5.如权利要求3所述的用FPGA实现快速SRAM读写控制的方法，其特征在于，所述步骤二中，如果处理器发来的不是直接内存访问DMA命令，则现场可编程门阵列FPGA按普通的读写命令对静态随机存取存储器SRAM操作。
全文摘要
本发明公开了一种用FPGA实现快速SRAM读写控制的装置及方法；包括现场可编程门阵列FPGA，处理器对静态随机存取存储器SRAM的控制端连接现场可编程门阵列FPGA；现场可编程门阵列FPGA连接静态随机存取存储器SRAM；由现场可编程门阵列FPGA对处理器发来的读写控制信号做时序和逻辑控制，控制静态随机存取存储器SRAM的读写。本发明可以有效提高处理器对SRAM的访问速度，从而提高系统的性能。
文档编号G11C11/413GK102403033SQ20101027557
公开日2012年4月4日 申请日期2010年9月8日 优先权日2010年9月8日
发明者周智, 袁斯华 申请人:盛乐信息技术(上海)有限公司