专利名称：具有双写入驱动器的相变存储器的制作方法
技术领域：
本发明总体上涉及相变存储器(PCM)，并且更具体地涉及具有双写入驱动器的PCM。
背景技术：
传统的相变存储器(PCM)装置使用诸如硫族化物的相变材料来存储数据，该材料能够稳定地在非晶相和晶相之间转变。非晶相和晶相(或状态)显示出不同的电阻值，该不同的电阻值用于区分在存储装置中的存储器单元的不同逻辑状态。具体地说，非晶相显示较高的电阻，而晶相显示较低的电阻。至少一种相变存储装置——PRAM——使用非晶态来表示逻辑“ I ”，并且使用晶态来表示逻辑“O”。在PRMA装置中，晶态被称为“置位状态”，而非晶态被称为“复位状态”。因此，在PRAM中的存储器单元通过将在存储器单元中的相变材料设置为晶态来存储逻辑“0”，并且存储器单元通过将相变材料设置为非晶态来存储逻辑“I”。在PRAM中的相变材料通过下述方式来被转换为非晶态将该材料加热到大于预定熔化温度的第一温度，然后迅速地冷却该材料。相变材料通过下述方式被转换为晶态在低于熔化温度但是大于结晶温度的第二温度下将该材料加热持续的时间段。因此，通过使用如上所述的加热和冷却将在PRAM的存储器单元中的相变材料在非晶态和晶态之间转换，来将数据编程到在PRAM中的存储器单元。在PRAM中的相变材料通常包括包含锗(Ge)、锑(Sb)和碲(Te)的化合物，S卩，“GST”化合物。GST化合物非常适合于PRAM，因为它可以通过加热和冷却在非晶态和晶态之间迅速转换。除了 GST化合物之外，或作为对于GST化合物的替代，可以在相变材料中使用多种其他材料。其他化合物的示例包括但是不限于'2元素化合物，诸如GaSb、InSb、InSe、Sb2Te3和GeTe ；3元素化合物，诸如GeSbTe、GaSeTe、InSbTe、SnSb2Te4和InSbGe ;或者，4元素化合物，诸如 AglnSbTe、(GeSn) SbTe、GeSb (SeTe)和 Te81Ge15Sb2S2。在PRAM中的存储器单元被称为“相变存储器单元”。相变存储器单元通常包括上电极、相变材料层、下电极触点、下电极和存取晶体管。通过测量相变材料层的电阻来对相变存储器单元执行读取操作，并且，通过如上所述加热和冷却相变材料层来对相变存储器单元执行编程操作。图I是图示具有MOS 10的传统相变存储器(PCM)单元和传统的二极管PCM单元20的示意电路图。参见图I,存储器单元10包括相变电阻元件11,其包括GST化合物；以及，负金属氧化物半导体(NMOS)晶体管12。相变电阻元件11连接在位线BL和NMOS晶体管12之间，并且NMOS晶体管12连接在相变电阻元件11和地之间。另外，NMOS晶体管12具有连接到字线WL的栅级。NMOS晶体管12响应于被施加到字线WL的字线电压而被导通。当NMOS晶体管12导通时，相变电阻元件11通过位线BL来接收电流。参见图1，存储器单元20包括连接到位线BL的相变电阻元件21与在相变电阻元件21和字线WL之间连接的二极管22。通过选择字线WL和位线BL来存取相变存储器单元20。为了相变存储器单元20正确地工作，当字线WL被选择时字线WL优选地具有比位线BL低的电压电平，使得电流可以流过相变电阻元件21。二极管22被正向偏置，使得如果字线WL具有比位线BL高的电压，则没有电流流过相变电阻元件21。为了保证字线WL具有比位线BL低的电压电平，当被选择时字线WL通常被连接到地。
在图I中，相变电阻元件11和21可以被广义地称为“存储元件”，并且NMOS晶体管12和二极管22可以被广义地称为“选择元件”。下面参考图2来描述相变存储器单元10和20的操作。具体地，图2是图示在存储器单元10和20的编程操作期间相变电阻元件11和21的温度特性的图形。在图2中，参考标记I表示在向非晶态转换期间相变电阻元件11和21的温度特性，并且参考标记2表示在向晶态转换期间相变电阻元件11和21的温度特性。参见图2，在向非晶态的转换期间，向在相变电阻元件11和21中的GST化合物施加电流达到持续时间Tl，以将GST化合物的温度增加到大于熔化温度Tm。在持续时间Tl后，GST化合物的温度迅速降低或“骤冷”，并且GST化合物呈现非晶态。另一方面，在向晶态的转换中，向在相变电阻元件11和21中的GST化合物施加电流达到间隔T2 (Τ2ΧΓ1)以将GST化合物的温度增加到大于结晶温度Tx (Tx2,GST化合物被缓慢地冷却得低于结晶温度，使得它呈现晶态)。相变存储器装置通常包括以存储器单元阵列布置的多个相变存储器单元。在存储器单元阵列内，每一个存储器单元通常连接到对应的位线和对应的字线。例如，存储器单元阵列可以包括以列布置的位线和以行布置的字线，并且相变存储器单元接近列和行的每个相交点。通常，通过向特定的字线施加适当的电压电平来选择连接到该特定的字线的一行相变存储器单元。例如，为了选择与在图I的左侧中图示的相变存储器单元10类似的一行相变存储器单元，向对应的字线WL施加较高的电压电平，以导通NMOS晶体管12。替代地，为了选择与在图I的右侧中图示的相变存储器单元20类似的一行相变存储器单元，向对应的字线WL施加较低的电压电平，使得电流可以流过二极管22。由于几乎10至100倍的电阻差，具有PCM的SLC (单电平)单元具有在逻辑“ I”(非晶的复位状态)和逻辑“O”(结晶的置位状态)之间的许多感测裕量。然而，在MLC (多电平单元)的情况下，在两个逻辑状态之间的显著差别将不继续存在。同样地，随着相变存储器的密度显著地提高，使得近处单元和远处单元的写入特性是要解决的问题之一。在通过引用包含于此的、在2006年9月19日授予Choi等的美国专利7，110，286“PHASE-CHANGE MEMORY DEVICE AND METHOD OF WRITING A PHASECHANGE MEMORYDEVICE”(以下称为Choi)中，公开了取决于行地址的不同脉冲控制，以补偿由位线寄生电阻因素引发的单元电阻变化。Choi可以解决单元置位和复位电阻变化，但是它需要使用行地址输入的更复杂的控制。而且，其变化差随着工艺条件和工艺技术而改变。因此，需要开发使用PCM的改进的设备、方法和系统以及利用这样的改进的PCM的非易失性存储器装置和系统。
发明内容
本发明的一个目的是提供使用具有降低的高写入电流的影响的相变存储器(PCM)的设备、方法和系统。根据本发明的一个方面，提供了一种设备，所述设备包括存储阵列，其具有位线，所述位线具有第一端和第二端，所述第一端和第二端用于存取耦合到所述位线的、在所述位线的所述第一端和所述第二端之间的PCM单元；第一写入驱动器和第二写入驱动器，它们分别耦合到所述位线的所述第一端和所述位线的所述第二端，用于当向所述PCM单元写入时同时向所述PCM单元供应电流；以及，感测放大器，其耦合到所述位线的所述第二端， 用于当从所述PCM单元读取时感测所述PCM单元的电阻。有益的是，所述第一写入驱动器和所述第二写入驱动器分别通过第一列选择器和第二列选择器耦合到所述位线的所述第一端和所述位线的所述第二端。有益的是，所述存储阵列包括耦合到所述PCM单元的字线，用于选择所述PCM单
J Li ο替代地，所述字线通过绝缘栅场效应晶体管(IGFET)或二极管来耦合到所述PCM单元。有益地，所述PCM单元是多电平单元(MLC)。根据本发明的另一个方面，提供了一种向PCM单元写入数据的方法，所述方法包括从分别耦合到位线的第一端和所述位线的第二端的第一写入驱动器和第二写入驱动器同时向所述PCM单元供应电流。有益的是，所述方法包括使用字线来选择所述PCM单元。有益的是，从第一写入驱动器和第二写入驱动器同时向所述PCM单元供应电流包括通过第一列选择器从第一写入驱动器和通过第二列选择器从第二写入驱动器同时向所述PCM单元供应电流。根据本发明的另一个方面，提供了一种系统，包括相变存储器(PCM)设备，其具有存储阵列，所述存储阵列包括位线，所述位线具有第一端和第二端，所述第一端和第二端用于存取耦合到所述位线的、在所述位线的所述第一端和所述第二端之间的PCM单元；第一写入驱动器和第二写入驱动器，它们分别耦合到所述位线的所述第一端和所述位线的所述第二端，用于当向所述PCM单元写入时同时向所述PCM单元供应电流；以及，感测放大器，其耦合到所述位线的所述第二端，用于当从所述PCM单元读取时感测所述PCM单元的电阻。优选的是，所述第一写入驱动器和所述第二写入驱动器分别通过第一列选择器和第二列选择器耦合到所述位线的所述第一端和所述位线的第二端。有益的是，所述存储阵列包括耦合到所述PCM单元的字线，用于选择所述PCM单
J Li ο可选地，所述字线通过绝缘栅场效应晶体管(IGFET)或二极管耦合到所述PCM单J Li ο优选的是，所述PCM单元是多电平单元(MLC)。从而，提供了改进的设备、方法和系统。
通过结合附图进行的下面的详细描述，本发明的另外的特征和优点将变得清楚，在附图中
图I是传统NMOS开关PCM (相变存储器)单元和传统二极管开关PCM单元的示意图；图2是在传统PCM单元的置位和复位操作期间的温度改变的图形；图3是在传统PCM装置的单元阵列中的电路的示意图；图4是在图3中所示的位线的等效电路的示意图；图5A和5B是在PCM装置中的多电平单元中的数据的分布图；图6是根据本发明的一个示例实施例的PCM装置的第一实施例的框图；图7A是在图6中所示的PCM装置的单元阵列中的电路的示意图；图7B是在图7A中所示的位线的等效电路的示意图；图8A和8B分别是用于电压感测和电流感测的等效电路的示意图；图9是根据本发明的一个示例实施例的PCM装置的第二实施例的框图；图10是根据本发明的一个示例实施例的PCM装置的第三实施例的框图；并且图IlA至IlC分别是包括图6、9和10中所示的存储器的电子装置的图。注意，所有附图中，通过相同的参考标记来标识相同的特征。
具体实施例方式如上所述，由从写入驱动器至目的地单元的距离引起的写入电流变化影响相变存储器(PCM)单元以及特别是MLC (多电平单元)PCM单元的单元电阻分布。图3是在传统PCM装置的单元阵列302中的电路的示意图。该阵列包括排列为可由字线306选择的行和可由位线308选择的列的多个PCM单元304，以及列选择器310。箭头314指示从写入驱动器312通过被选择的单元316至地而进行的写入电流的路径。参见图4，其示意地示出了从写入驱动器312至存储器单元的地412的四个代表性电阻元件，分别为Rsel :列选择器晶体管沟道电阻402Rbl :寄生位线电阻404R二极管二极管正向偏置电阻408Rgnd :字线电阻(结电阻)+相关MOS晶体管沟道电阻410不像具有作为主要功耗因素的寄生电容和性能恶化的DRAM位线那样，相变存储器需要流经在Vdd和Vss之间的直流路径的很高的写入电流。因此，在位线上的电阻因素比电容因素更为重要。为了减小寄生电阻，可以提高位线的宽度或高度。然而，这由于较宽的位线引起单元大小并由布局困难导致低的单元产量。参见图5A，其示出了 2比特/单元多电平单元(MLC) PCM装置的数据分布图500。MLC实现方式要求对于每一个逻辑值502的单元电阻分布501的更精确的控制，以确保在比特定义之间的读取操作裕量504、506、508。当向单个单元分配更多的比特时，例如图5B，在其中示出了用于每一个逻辑值512的3比特/单元MLC PCM装置的数据分布图510，读取操作裕量 514、516、518、520、522、524、526 降低。参见图6，其示出了包括根据本发明的第一实施例的PCM存储器600的框图，该PCM存储器600在PCM存储器单元阵列610的顶部602和底部604处提供了两个在物理上分离的写入驱动器602、604 (本文中也被称为双写入驱动器)。优选的是，在顶部602和底部604侧上的两个写入驱动器同时向同一个所选择的单元驱动写入电流。顶部和底部写入驱动器602、604 (本文中也分别被称为第一和第二写入驱动器)通过列选择器606电连接或耦合到同一位线608。注意，当参见附图时，为了方便和清楚在此使用术语“顶部”和“底部”。存储器600可以被定位在任何位置，并且在本发明的范围内。传统的行解码器614和行预解码器614控制字线306的选择。读取/写入控制逻辑612控制行解码器614、行预解码器616、列选择器606、感测放大器604和写入驱动器602 的操作。根据本发明的一个实施例的双写入驱动器602、604的布置提供了下述优点将寄生位线电阻最大降低Rbl的50%，即，相变存储器单元的中间具有相对于写入驱动器的远端位置；并且，可以通过来自顶部和底部侧写入驱动器602、604的等同写入驱动器电流来抑制列选择器沟道电阻效应。不像双写入驱动器602、604那样，读取感测放大器604优选地被布置在位线608的一端处。因为优选地不同时在两侧进行读取感测并且读取操作不需要独立的控制。下面将公开其他优选实施例，其示出了读取感测放大器的位置。本发明的实施例有效地降低了寄生位线电阻和选择器晶体管沟道电阻。图7A示出了位线608上的两个电阻因素的降低效果。图7B是对于最差情况单元的在图7A中所示的位线608的等效电路710的示意图，该最差情况单元即在双写入驱动器602、604正中间的单元。注意位线电阻和列选择器沟道电阻712的减半。参见图8A和8B，电流感测方法800会受到Rg802 (位线寄生电阻)的影响；而电压感测方法810不会受到Rs^802的影响。从感测值的基本等式得出它们的关系。电流感测800 I1=V 强制 / (RGst—复位 +R 寄生)Iq = V 强制/(Rgst—置位+R 寄生)I0-I1 (电流感测裕星)=V* (Rgst—复位-Rgst—置位)/ (Rgst—复位*Rgst—置位+R寄生+R寄生(Rgst—复位+Rgst—置位))电压感测810 V1 = I 强制 * (Rgst—复位 +R 寄生)V0 = I 强制 * (RGST—置位+R 寄生)V1 _ V。(电压感测裕星)=I强制* (Rgst—复位-Rgst—置位)；不包括R寄生。本发明的其他实施例可以在多个存储阵列的情况下提供较小的芯片尺寸。可以将共享的感测放大器和写入驱动器布置到存储阵列的中心。例如，参见图9，其示出了本发明的第二实施例的框图900。在顶部和底部存储阵列之间，或者更一般地，在相邻的存储阵列之间共享感测放大器和写入驱动器902。在图10中所示的第三实施例中，仅在顶部和底部存储阵列之间共享感测放大器1002。有益地，本发明的实施例提供了双写入驱动器配置，其具有用于同一位线的两侧布置(存储阵列的顶部和底部)。仅在写入驱动器的一侧具有读取感测放大器(顶部或底部)。本发明的实施例也随同用于每一个逻辑状态的窄单元电阻分布提供了较好的读取操作感测裕量。存储阵列的中心具有读取感测放大器，而存储阵列的顶侧和底侧具有写入驱动器。对于同一位线，同时启动两侧的写入驱动器。 任何类型的相变存储器(NM0S选择器、双极和二极管)可以被应用来实现本发明的实施例。如上所述，在图6、9和10中示出的存储系统也可以被嵌入在电子装置1100中，如分别在图IlAUlB和IlC中所示。电子装置1100可以例如是存储棒、固态盘(SSD)、膝上型计算机、台式计算机、个人数字助理(PDA)或音频播放器等，其中，本发明的实施例的优点特别有益。如上所述的本发明的实施例意欲仅是示例性的。本发明的范围因此意欲仅被所附的权利要求的范围限制。
权利要求
1.一种设备，所述设备包括 存储阵列，其包括位线，所述位线具有第一端和第二端，所述第一端和第二端用于存取耦合到所述位线的、在所述位线的所述第一端和所述第二端之间的相变存储器(PCM)单元；以及 第一写入驱动器和第二写入驱动器，它们分别耦合到所述位线的所述第一端和所述位线的所述第二端，用于在向所述PCM单元写入期间同时向所述PCM单元供应电流。
2.根据权利要求I所述的设备，还包括感测放大器，其耦合到所述位线的所述第一端或所述第二端，用于在从所述PCM单元读取期间感测所述PCM单元的电阻。
3.根据权利要求I所述的设备，还包括第一列选择器和第二列选择器，用于分别将所述第一写入驱动器和所述第二写入驱动器耦合到所述位线的所述第一端和所述位线的第~山-~- o
4.根据权利要求I所述的设备，还包括耦合到所述PCM单元的字线，其用于选择所述PCM单元。
5.根据权利要求4所述的设备，还包括绝缘栅场效应晶体管(IGFET)，其用于将所述字线耦合到所述PCM单元。
6.根据权利要求4所述的设备，还包括二极管，其用于将所述字线耦合到所述PCM单J Li o
7.根据权利要求I所述的设备，其中，所述PCM单元是多电平单元(MLC)。
8.根据权利要求I所述的设备，其中，在所述存储阵列和相邻的存储阵列之间共享所述第一写入驱动器。
9.一种向相变存储器(PCM)单元写入数据的方法，所述方法包括 选择所述PCM单元；以及 从分别耦合到位线的第一端和所述位线的第二端的第一写入驱动器和第二写入驱动器同时向所选择的PCM单元供应电流。
10.根据权利要求9所述的方法，其中，选择所述PCM单元包括使用字线来选择所述PCM单元。
11.根据权利要求9所述的方法，其中，从第一写入驱动器和第二写入驱动器同时向所述PCM单元供应电流包括 通过第一列选择器从第一写入驱动器和通过第二列选择器从第二写入驱动器同时向所述PCM单元供应电流。
12.—种系统,包括 相变存储器(PCM)设备，其具有存储阵列； 所述存储阵列包括位线，所述位线具有第一端和第二端，所述第一端和第二端用于存取耦合到所述位线的、在所述位线的所述第一端和所述第二端之间的PCM单元； 第一写入驱动器和第二写入驱动器，它们分别耦合到所述位线的所述第一端和所述位线的所述第二端，用于在向所述PCM单元写入期间同时向所述PCM单元供应电流。
13.根据权利要求12所述的系统，还包括感测放大器，其耦合到所述位线的所述第一端或所述第二端，用于在从所述PCM单元读取期间感测所述PCM单元的电阻。
14.根据权利要求12所述的系统，还包括第一列选择器和第二列选择器，用于分别将所述第一写入驱动器和所述第二写入驱动器耦合到所述位线的所述第一端和所述位线的A-Ap ~ 上山弟一觸。
15.根据权利要求12所述的系统，还包括耦合到所述PCM单元的字线，其用于选择所述PCM单元。
16.根据权利要求15所述的系统，还包括绝缘栅场效应晶体管(IGFET)，其用于将所述字线耦合到所述PCM单元。
17.根据权利要求15所述的系统，还包括二极管，其用于将所述字线耦合到所述PCM单J Li o
18.根据权利要求12所述的系统，其中，所述PCM单元是多电平单元(MLC)。
19.根据权利要求12所述的系统，其中，在所述存储阵列和相邻的存储阵列之间共享所述第一写入驱动器。
全文摘要
一种具有双写入驱动器的相变存储器(PCM)。PCM设备包括存储阵列，其具有位线，所述位线具有第一端和第二端，所述第一端和第二端用于存取耦合到所述位线的、在所述位线的所述第一端和所述第二端之间的PCM单元；第一写入驱动器和第二写入驱动器，它们分别耦合到所述位线的所述第一端和所述位线的所述第二端，用于当向所述PCM单元写入时同时向所述PCM单元供应电流；以及，感测放大器，其耦合到所述位线的所述第二端，用于当从所述PCM单元读取时感测所述PCM单元的电阻。本发明的实施例提供了具有降低的写入电流要求的设备、方法和系统。
文档编号G11C7/12GK102859602SQ201180019148
公开日2013年1月2日 申请日期2011年3月30日 优先权日2010年4月13日
发明者潘弘柏 申请人:莫塞德技术公司