一种抗单粒子翻转的敏感放大器的制作方法

文档序号:6740043阅读:266来源:国知局
专利名称:一种抗单粒子翻转的敏感放大器的制作方法
技术领域
本发明属于集成电路技术领域,涉及一种抗单粒子翻转的敏感放大器。
背景技术
集成电路的关键尺寸随着工艺技术的不断发展而不断减小,使得结点临界电荷也随之减小,因此单粒子效应引起的软错误将更加显著。单粒子效应已经成为航空航天领域电子系统主要可靠性问题之一。为了保证航天器在太空辐射环境下的可靠性,必须对集成 电路采取抗辐照加固措施。作为存储单元数据读取的辅助电路敏感放大器,可能因单粒子翻转导致数据读取错误。故需要对敏感放大器进行单粒子翻转加固,提高系统的抗辐射能力。高性能的敏感放大器要求电压增益高,延迟时间短,电路结构简单。传统的敏感放大器分为三类差分型敏感放大器、交叉耦合型敏感放大器、锁存器型敏感放大器。但是这三类敏感放大器都没有抗单粒子翻转能力。

发明内容
本发明解决的问题在于提供一种抗单粒子翻转的敏感放大器,克服现有敏感放大器对单粒子翻转没有免疫能力的缺陷,可应用于抗辐射存储电路。本发明是通过以下技术方案来实现一种抗单粒子翻转的敏感放大器,包括预充电电路、输入控制结构和锁存电路;预充电电路的输入端口分别连接预充电信号线和两条互补数据输入线,预充电电路分别将两条互补数据输入线与电源相连,并将两条互补数据输入线相连接,使互补数据输入线预充电平衡;输入控制结构的输入端连接工作控制信号线,以及预充电电路的互补数据输入线的输出端;输入控制结构的输出端连接锁存电路的内部节点以及接地点;锁存电路包括多个交叉耦合的反相器组成的锁存结构和多个双向的反馈反相器组成的反相器,锁存结构和反相器交叉设置,内部节点位于锁存结构、反相器的内部中;锁存电路的输出端分别连接两条互补数据输出线。所述的预充电电路包括三个PMOS管,其中两个PMOS管分别将两条互补数据输入线与电源相连,第三个PMOS管将两条互补数据输入线相连。所述的输入控制结构由多个POMS管和一个NMOS管组成,POMS管和NMOS管的栅极均与工作控制信号线相连;每个PMOS管的漏极分别与锁存电路内部节点之一相连,源极与两条互补数据输出线之一相连;NM0S管源极接地,漏极接锁存电路内部节点。所述的预充电电路包括三个PMOS管,其构成为第九PMOS管的栅极接预充电信号线,漏极接第一互补数据输入线,源极接第二互补数据输入线,衬底接电源;第十PMOS管的栅极接预充电信号线,漏极接第一互补数据输入线,源极与衬底接电源;第十一 PMOS管的栅极接预充电信号线,漏极接第二互补数据输入线BL#),源极与衬底接电源。所述的输入控制结构包括四个POMS管和一个NMOS管,其构成为第五PMOS管的栅极接工作控制信号线,漏极接第一互补数据输出线,源极接第一互补数据输入线,衬底电源;第六PMOS管的栅极接工作控制信号线,漏极接内部节点Bb,源极接第二互补数据输入线,衬底接电源;第七PMOS管的栅极接工作控制信号线,漏极接内部节点B,源极接第一互补数据输入线,衬底接电源;第八PMOS管的栅极接工作控制信号线,漏极接第二互补数据输出线,源极接第二互补数据输入线,衬底接电源;第五NMOS管栅极接工作控制信号线,漏极接内部节点N,源极与衬底接地;锁存电路由四个POMS管和四个NMOS管,其构成为第一 PMOS管的栅极接第二互补数据输出线,漏极接第一互补数据输出线,源极和衬底接电源;第一 NMOS管的栅极接内部节点Bb,漏极接第一互补数据输出线0UT),源极接内部节点N,衬底接地;第二 PMOS管P2)的栅极接第一互补数据输出线,漏极接内部节点Bb,源极和衬底接电源;第二 NMOS管的栅极接内部节点B,漏极接内部节点Bb,源极接内部节点N,衬底接地;第三PMOS管的栅极接内部节点Bb,漏极接内部节点B,源极与衬底接电源;第三NMOS管的栅极接第二互补数据输出线,漏极接内部节点B,源极接内部节点N,衬底接地;第四PMOS管的栅极接内部节点B,漏极接第二互补数据输出线,源极与衬底接电源;第四NMOS管的栅极接第一互补数据输出线,漏极接第二互补数据输出线,源极接内部节点N,衬底接地。在工作过程中,第五NMOS管导通,第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管关断;若内部节点Q和B电压为“1”,内部节点Bb和Qb电压为“0”,则第一 NM0S、第三NM0S、第二 PMOS和第四PMOS的漏极反偏;内部节点Q、B、Qb和Bb为敏感节点。所述内部节点Q发生为“0”时受离子辐射翻转后的恢复过程为当第一 NMOS的漏端受到高能粒子轰击时,内部节点Q处的电压被拉高,使存储的数据变化为“1”,造成第四匪OS管导通,第二 PMOS关断;第四NMOS管导通后,内部节点Qb处电压也被下拉,使其翻转;内部节点Q、Qb处同时翻转保持“I”和“0”的状态;而内部节点B和Bb处不会发生改变仍为“0”和“1”,使得第四PMOS管和第一 NMOS管导通,即内部节点Q和Qb处逐渐放电和充电,最终Q、Qb恢复到了原有的电位,数据翻转回“0”和“I” ;内部节点Q发生为“I”时受离子辐射翻转后的恢复过程为
当第一 PMOS的漏端受到高能粒子轰击时,内部节点Q处的电压被拉低,使存储的数据变化为“0”,造成第四匪OS管关断,第二 PMOS导通;第四NMOS管关断后,内部节点Qb处于高阻状态,使数据保持“0”;第二 PMOS管导通后,内部节点Bb处的电位被拉高,发生翻转,数据变为“I”;内部节点Bb处的高电位使第三PMOS管关断,内部节点B点同内部节点Qb点一样处于高阻状态,保持“I”状态;而内部节点B点的高电位同时使第二NMOS管导通,吸收Bb点处的电荷;内部节点Qb点的低电位使第一 PMOS管导通,吸收内部节点Q点处的电荷,最终内部节点Q、Bb恢复到了原有的电位,数据翻转回“I”和“0”。内部节点Bb发生为“0”时受离子辐射翻转后的恢复过程为当第二 NMOS的漏端受到高能粒子轰击时,内部节点Bb处电位被拉高,发生翻转数据变为“1”,同时使第一 NMOS管导通,第三PMOS关断;第一匪OS管导通后,内部节点Q点电压被拉低,数据变为“0”,造成第四NMOS管关断,第二 PMOS导通;第四NMOS管关断后,内部节点Qb处于高阻状态,使数据保持“0”;第二 PMOS导通后,内部节点Bb处的电位被拉高,发生翻转,数据变为“I” ;内部节点Bb处的高电位使第三PMOS管关断,内部节点B点同内部节点Qb点一样处于高阻状态,保持“I”状态;而内部节点B点的高电位同时使第二 NMOS管导通,吸收Bb点处的电荷;内部节点Qb点的低电位使第一 PMOS管导通,吸收内部节点Q点处的电荷,最终内部节点Q、Bb恢复到了原有的电位,数据翻转回“I”和“0” ;内部节点Bb发生为“I”时受离子辐射翻转后的恢复过程为当第二 PMOS的漏端受到高能粒子轰击时,内部节点Bb处电位被拉低,发生翻转数据变为“0”,同时使第一 NMOS管关断,第三PMOS导通;第一 NMOS管导通后,内部节点Q点处于高阻态,保持低电位的数据“0” ;而第三PMOS导通后,内部节点B处的电位被拉高,数据变为“I” ;进而让第四PMOS管关断,内部节点Qb处于高阻态,数据保持为“I” ;内部节点Q和Qb点的数据不会发生改变仍为“0”和“1”,使得第二 PMOS管和第三NMOS管导通,内部节点Bb和B点逐渐充电和放电,最终内部节点Bb、B恢复到了原有的电位,数据翻转回“I”和 “O”。内部节点B发生为“0”时受离子辐射翻转后的恢复过程为当第三NMOS的漏端受到高能粒子轰击时,内部节点B处电位被拉高,发生翻转数据变为“1”,同时使第二 NMOS管导通,第四PMOS关断;第二 NMOS管导通后,内部节点Bb电压被拉低,数据变化为“0”;同时使第一 NMOS管关断,第三PMOS导通;第一 NMOS管导通后,内部节点Q点处于高阻态,保持低电位的数据“0”;而第三PMOS导通后,内部节点B处的电位被拉高,数据变为“I” ;进而让第四PMOS管关断,内部节点Qb处于高阻态,数据保持为“I”;内部节点Q和Qb点的数据不会发生改变仍为“0”和“1”,使得第二 PMOS管和第三NMOS管导通,内部节点Bb和B点逐渐充电和放电,最终内部节点Bb、B恢复到了原有的电位,数据翻转回“I”和“0”;内部节点B发生为“I”时受离子辐射翻转后的恢复过程为当第三PMOS的漏端受到高能粒子轰击时,内部节点B处电位被拉低,发生翻转数据变为“0”,同时使第二 NMOS管关断,第四PMOS导通;第二 NMOS管关断后,内部节点Bb处于高阻态,保持电位不变,数据仍为“0” ;第四PMOS导通后,内部节点Qb处的电压被拉低,数据变为“ 1”,内部节点B、Qb点同时翻转保持“ 0 ”和“ I ”的状态;而内部节点Q和Bb点的数据不会发生改变仍为“ I ”和“0”,使得第四NMOS管和第三PMOS管导通,即内部节点B和Qb点逐渐充电和放电,最终B、Qb恢复到了原有的电位,数据翻转回“I”和“O”。内部节点Qb发生为“0”时受离子辐射翻转后的恢复过程为当第四NMOS的漏端受到高能粒子轰击时,内部节点Qb处电位被拉高,发生翻转数据变为“1”,同时使第三NMOS管关断,第一 PMOS导通;第三NMOS管关断后,内部节点B处于高阻态,电位保持不变,数据保持为“I” ;第一 PMOS导通后,Q点电压被拉高,数据翻转为“1”,造成第四NMOS管导通,第二 PMOS关断;第四NMOS管导通后,内部节点Qb处电压也被下拉,使其翻转;内部节点Q、Qb处同时翻转保持“ I ”和“0”的状态;而内部节点B和Bb处不会发生改变仍为“0”和“1”,使得第四PMOS管和第一 NMOS管导通,即内部节点Q和Qb处逐渐放电和充电,最终Q、Qb恢复到了原有的电位,数据翻转回“0”和“I” ;内部节点Qb发生为“I”时受离子辐射翻转后的恢复过程为 当第四PMOS的漏端受到高能粒子轰击时,内部节点Qb处电位被拉低,发生翻转数据变为“0”,同时使第三NMOS管导通,第一 PMOS关断;第三NMOS管导通后,内部节点B电位被拉低,数据变化为“0”;第一 PMOS关断后,内部节点Q处于高阻态,电位保持不变,第二NMOS管关断,第四PMOS导通;第二 NMOS管关断后,内部节点Bb处于高阻态,保持电位不变,数据仍为“0”;第四PMOS导通后,内部节点Qb处的电压被拉低,数据变为“1”,内部节点B、Qb点同时翻转保持“0”和“I”的状态;而内部节点Q和Bb点的数据不会发生改变仍为“I”和“0”,使得第四NMOS管和第三PMOS管导通,即内部节点B和Qb点逐渐充电和放电,最终B、Qb恢复到了原有的电位,数据翻转回“ I”和“0”。与现有技术相比,本发明具有以下有益的技术效果与传统敏感放大器相比,本发明提供的一种抗单粒子翻转的敏感放大器,在实现敏感放大器功能的同时,具有抗单粒子翻转加固能力;根据TSMC 0. 18um工艺模拟结果,本发明可以实现翻转阈值大于500MeV cm2 mg'本发明提供的一种抗单粒子翻转的敏感放大器,电路结构简单,延迟时间短。本发明可用标准工艺制造,不需要增加额外特殊工序。


图1为本发明的电路结构示意图;其中1为预充电电路,2为输入控制结构,3为锁存电路;SE为工作控制信号线,EN为预充电控制信线号,BL为第一互补数据输入线,BL#为第二互补数据输入线,OUT为第一互补数据输出线,OUT#为第二互补数据输入线;Pl Pll为第一 PMOS管 第i^一 PMOS管,NI N5为第一 NMOS管 第五NMOS管。
具体实施例方式下面结合具体的实施例对本发明做进一步的详细说明,所述是对本发明的解释而不是限定。参见图1,本发明提供的抗单粒子翻转的敏感放大器,包括预充电电路1、输入控制结构2和锁存电路3 ;预充电电路I的输入端口分别连接预充电信号线EN和两条互补数据输入线BL、BL#,预充电电路分别将两条互补数据输入线与电源相连,并将两条互补数据输入线相连接,使互补数据输入线预充电平衡;输入控制结构2的输入端连接工作控制信号线SE,以及预充电电路的互补数据输入线的输出端;输入控制结构的输出端连接锁存电路的内部节点、内部节点以及接地;锁存电路3包括多个交叉耦合的反相器组成的锁存结构和多个双向的反馈反相器组成的反相器,锁存结构和反相器交叉设置,内部节点位于锁存结构、反相器的内部中,内部节点位于锁存结构与反相器之间;锁存电路的输出端分别连接两条互补数据输出线OUT、OUT#。进一步的,预充电电路I包括三个PMOS管,其中两个PMOS管分别将两条互补数据输入线与电源相连,第三个PMOS管将两条互补数据输入线相连;输入控制结构2由多个POMS管和一个NMOS管组成,POMS管和NMOS管的栅极均与工作控制信号线SE相连;每个PMOS管的漏极分别与锁存电路内部节点之一相连,源极与两条互补数据输出线之一相连;NM0S管源极接地,漏极接锁存电路内部节点。具体的参见图1,抗单粒子翻转的敏感放大器包括5个NMOS管和11个PMOS管,其中B,Bb,Q,Qb,N为内部节点,其构成为NMOS管NI的栅极接节点Bb,漏极接0UT,源极接节点N,衬底接地;NMOS管N2的栅极接节点B,漏极接节点Bb,源极接节点N,衬底接地;NMOS管N3的栅极接0UT#,漏极接节点B,源极接节点N,衬底接地;NMOS管N4的栅极接0UT,漏极接OUT#,源极接节点N,衬底接地;NMOS管N5栅极接SE,漏极接节点N,源极与衬底接地;PMOS管Pl的栅极接0UT#,漏极接0UT,源极和衬底接电源VDD ;PMOS管P2的栅极接0UT,漏极接节点Bb,源极和衬底接电源VDD ;PMOS管P3的栅极接节点Bb,漏极接节点B,源极与衬底接电源VDD ;PMOS管P4的栅极接节点B,漏极接0UT#,源极与衬底接电源VDD ;PMOS管P5的栅极接SE,漏极接0UT,源极接BL,衬底电源VDD ;PMOS管P6的栅极接SE,漏极接节点Bb,源极接BL#,衬底接电源VDD ;PMOS管P7的栅极接SE,漏极接节点B,源极接BL,衬底接电源VDD ;PMOS管P8的栅极接SE,漏极接0UT#,源极接BL#,衬底接电源VDD ;PMOS管P9的栅极接EN,漏极接BL,源极接BL#,衬底接电源VDD ;PMOS管PlO的栅极接EN,漏极接BL,源极与衬底接电源VDD ;PMOS管Pll的栅极接EN,漏极接BL#,源极与衬底接电源VDD。在敏感放大器工作过程中,此时N5导通,P5,P6,P7和P8关断。若节点Q和B电压为“1”,节点Bb和Qb电压为“O”。则NI,N3,P2和P4的漏结反偏,因此节点Q,B,Qb和Bb为敏感节点。其翻转恢复过程如下内部节点Q发生为“0”时受离子辐射翻转后的恢复过程为当第一 NMOS管NI的漏端受到高能粒子轰击时,内部节点Q处的电压被拉高,使存储的数据变化为“I”。此行为造成第四NMOS管N4导通,第二 PMOS管P2关断;第四NMOS管N4导通后,内部节点Qb电压也被下拉,使其翻转;因此Q、Qb点同时翻转保持“I”和“0”的状态。但由于B和Bb点的数据不会发生改变仍为“0”和“1”,使得第四PMOS管P4和第一 NMOS管NI导通,即Q和Qb点逐渐放电和充电。最终,Q、Qb恢复到了原有的电位,数据翻转回“0”和“I”。内部节点Q发生为“I”时受离子辐射翻转后的恢复过程为当第一 PMOS管Pl的漏端受到高能粒子轰击时,内部节点Q处的电压被拉低,使存储的数据变化为“O”。此行为造成第四NMOS管N4关断,第二 PMOS管P2导通;第四NMOS管N4关断后,内部节点Qb处于高阻状态,使数据保持“0”;第二 PMOS管P2导通后,节点Bb处的电位被拉高,发生翻转,数据变为“I”。Bb点的高电位使第三PMOS管P3关断,B点同Qb点一样处于高阻状态,保持“I”状态。而B点的高电位同时使第二 NMOS管N2管导通,吸收Bb点处的电荷;Qb点的低电位使第一 PMOS管导通,吸收Q点处的电荷。最终,Q、Bb恢复到了原有的电位,数据翻转回“ I”和“0”内部节点Bb发生为“0”时受离子辐射翻转后的恢复过程为当第二 NMOS管N2的漏端受到高能粒子轰击时,内部节点Bb处电位被拉高,发生翻转数据变为“I”。同时使第一 NMOS管NI导通,第三PMOS管P3关断;第一 NMOS管NI导通后,内部节点Q点电压被拉低,数据变为“O”。此后的电路反应与电位变化与内部节点Q发生为“I”时受离子辐射翻转后的恢复过程相同。内部节点Bb发生为“I”时受离子辐射翻转后的恢复过程为当第二 PMOS管P2的漏端受到高能粒子轰击时,内部节点Bb处电位被拉低,发生翻转数据变为“O”。同时使第一 NMOS管NI关断,第三PMOS管P3导通;第一 NMOS管NI导通后,内部节点Q点处于高阻态,保持低电位的数据“O”。而第三PMOS管P3导通后,节点B处的电位被拉高,数据变为“I” ;进而让第四PMOS管P4关断,节点Qb处于高阻态,数据保持为“ I ”。但由于Q和Qb点的数据不会发生改变仍为“0”和“ I ”,使得第二 PMOS管P2和第三NMOS管N3导通,即Bb和B点逐渐充电和放电。最终,Bb、B恢复到了原有的电位,数据翻转回“I”和“O”。内部节点B发生为“0”时受离子辐射翻转后的恢复过程为当第三NMOS管N3的漏端受到高能粒子轰击时,内部节点B处电位被拉高,发生翻转数据变为“I”。同时使第二 NMOS管N2导通,第四PMOS管P4关断;第二 NMOS管N2导通后,内部节点Bb电压被拉低,数据变化为“O”。此后的电路反应与电位变化与内部节点Bb发生为“I”时受离子辐射翻转后的恢复过程相同。内部节点B发生为“I”时受离子辐射翻转后的恢复过程为当第三PMOS管P3的漏端受到高能粒子轰击时,内部节点B处电位被拉低,发生翻转数据变为“O”。同时使第二 NMOS管N2关断,第四PMOS管P4导通;第二 NMOS管N2关断后,内部节点Bb处于高阻态,保持电位不变,数据仍为“O”。第四PMOS管P4导通后,内部节点Qb处的电压被拉低,数据变为“I”。即B、Qb点同时翻转保持“0”和“I”的状态。但由于Q和Bb点的数据不会发生改变仍为“ I ”和“0”,使得第四NMOS管N4和第三PMOS管P3导通,即B和Qb点逐渐充电和放电。最终,B、Qb恢复到了原有的电位,数据翻转回“I”和“O”。内部节点Qb发生为“0”时受离子辐射翻转后的恢复过程为当第四NMOS管N4的漏端受到高能粒子轰击时,内部节点Qb处电位被拉高,发生翻转数据变为“ I ”。同时使第三NMOS管N3关断,第一 PMOS管Pl导通;第三NMOS管N3关断后,内部节点B处于高阻态,电位保持不变,数据保持为“I”。第一 PMOS管Pl导通后,Q点电压被拉高,数据翻转为“I”。此后的电路反应与电位变化与内部节点Q发生为“0”时受离子辐射翻转后的恢复过程相同。内部节点Qb发生为“I”时受离子辐射翻转后的恢复过程为当第四PMOS管P4的漏端受到高能粒子轰击时,内部节点Qb处电位被拉低,发生翻转数据变为“O”。同时使第三NMOS管N3导通,第一 PMOS管Pl关断;第三NMOS管N3导通后,内部节点B电位被拉低,数据变化为“O”。第一 PMOS管Pl关断后,内部节点Q处于高阻态,电位保持不变。此后的电路反应与电位变化与内部节点B发生为“I”时受离子辐射翻转后的恢复过程相同。本发明和传统敏感放大器进行了电路传输特性仿真,并在电路中,通过在关键节点(Q,Bb,B, Qb)注入瞬态脉冲,达到使关键节点的电位在瞬间发生极短时间的翻转,监测其他关键节点的电压变化和抗离子翻转特性对比,对比结果如表I。表I本发明与传统敏感放大器的对比
权利要求
1.一种抗单粒子翻转的敏感放大器,其特征在于,包括预充电电路(I)、输入控制结构(2)和锁存电路(3); 预充电电路的输入端口分别连接预充电信号线(EN)和两条互补数据输入线(BL、BL#),预充电电路分别将两条互补数据输入线与电源相连,并将两条互补数据输入线相连接,使互补数据输入线预充电平衡; 输入控制结构的输入端连接工作控制信号线(SE),以及预充电电路的互补数据输入线的输出端;输入控制结构的输出端连接锁存电路的内部节点以及接地点; 锁存电路包括多个交叉耦合的反相器组成的锁存结构和多个双向的反馈反相器组成的反相器,锁存结构和反相器交叉设置,内部节点位于锁存结构、反相器的内部中;锁存电路的输出端分别连接两条互补数据输出线(OUT、OUT#)。
2.如权利要求1所述的抗单粒子翻转的敏感放大器,其特征在于,所述的预充电电路(I)包括三个PMOS管,其中两个PMOS管分别将两条互补数据输入线与电源相连,第三个PMOS管将两条互补数据输入线相连。
3.如权利要求1所述的抗单粒子翻转的敏感放大器,其特征在于,所述的输入控制结构(2)由多个POMS管和一个NMOS管组成,POMS管和NMOS管的栅极均与工作控制信号线(SE)相连;每个PMOS管的漏极分别与锁存电路内部节点之一相连,源极与两条互补数据输出线之一相连;NM0S管源极接地,漏极接锁存电路内部节点。
4.如权利要求1所述的抗单粒子翻转的敏感放大器,其特征在于,所述的预充电电路(I)包括三个PMOS管,其构成为 第九PMOS管(P9)的栅极接预充电信号线(EN),漏极接第一互补数据输入线(BL),源极接第二互补数据输入线(BL#),衬底接电源; 第十PMOS管(PlO)的栅极接预充电信号线(EN),漏极接第一互补数据输入线(BL),源极与衬底接电源; 第十一 PMOS管(Pll)的栅极接预充电信号线(EN),漏极接第二互补数据输入线(BL#),源极与衬底接电源。
5.如权利要求1所述的抗单粒子翻转的敏感放大器,其特征在于,所述的输入控制结构(2)包括四个POMS管和一个NMOS管,其构成为 第五PMOS管(P5)的栅极接工作控制信号线(SE),漏极接第一互补数据输出线(0UT),源极接第一互补数据输入线(BL),衬底电源; 第六PMOS管(P6)的栅极接工作控制信号线(SE),漏极接内部节点Bb,源极接第二互补数据输入线(BL#),衬底接电源; 第七PMOS管(P7)的栅极接工作控制信号线(SE),漏极接内部节点B,源极接第一互补数据输入线(BL),衬底接电源; 第八PMOS管(P8)的栅极接工作控制信号线(SE),漏极接第二互补数据输出线(0UT#),源极接第二互补数据输入线(BL#),衬底接电源; 第五NMOS管(N5)栅极接工作控制信号线(SE),漏极接内部节点N,源极与衬底接地; 锁存电路(3)由四个POMS管和四个NMOS管,其构成为 第一 PMOS管(Pl)的栅极接第二互补数据输出线(0UT#),漏极接第一互补数据输出线(0UT),源极和衬底接电源;第一 NMOS管(NI)的栅极接内部节点Bb,漏极接第一互补数据输出线(0UT),源极接内部节点N,衬底接地;第二 PMOS管(P2)的栅极接第一互补数据输出线(0UT),漏极接内部节点Bb,源极和衬底接电源;第二 NMOS管(N2 )的栅极接内部节点B,漏极接内部节点Bb,源极接内部节点N,衬底接地;第三PMOS管(P3)的栅极接内部节点Bb,漏极接内部节点B,源极与衬底接电源;第三NMOS管(N3)的栅极接第二互补数据输出线(0UT#),漏极接内部节点B,源极接内部节点N,衬底接地;第四PMOS管(P4)的栅极接内部节点B,漏极接第二互补数据输出线(0UT#),源极与衬底接电源;第四NMOS管(N4)的栅极接第一互补数据输出线(0UT),漏极接第二互补数据输出线 (0UT#),源极接内部节点N,衬底接地。
6.如权利要求5所述的抗单粒子翻转的敏感放大器,其特征在于,在工作过程中,第五 NMOS管(N5 )导通,第五PMOS管(P5 )、第六PMOS管(P6 )、第七PMOS管(P7 )和第八PMOS管 (P8)关断;若内部节点Q和B电压为“1”,内部节点Bb和Qb电压为“0”,则第一 NMOS管 (NI)、第三NMOS管(N3)、第二 PMOS管(P2)和第四PMOS管(P4)的漏极反偏;内部节点Q、 B、Qb和Bb为敏感节点。
7.如权利要求6所述的抗单粒子翻转的敏感放大器,其特征在于,内部节点Q发生为 “O”时受离子辐射翻转后的恢复过程为当第一 NMOS管(NI)的漏端受到高能粒子轰击时,内部节点Q处的电压被拉高,使存储的数据变化为“1”,造成第四NMOS管(N4)导通,第二 PMOS管(P2)关断;第四NMOS管(N4) 导通后,内部节点Qb处电压也被下拉,使其翻转;内部节点Q、Qb处同时翻转保持“I”和“O” 的状态;而内部节点B和Bb处不会发生改变仍为“O”和“1”,使得第四PMOS管(P4)和第一 NMOS管(NI)导通,即内部节点Q和Qb处逐渐放电和充电,最终Q、Qb恢复到了原有的电位,数据翻转回“O”和“I”;内部节点Q发生为“I”时受离子辐射翻转后的恢复过程为当第一 PMOS管(Pl)的漏端受到高能粒子轰击时,内部节点Q处的电压被拉低,使存储的数据变化为“O”,造成第四NMOS管(N4)关断,第二 PMOS管(P2)导通;第四NMOS管(N4) 关断后,内部节点Qb处于高阻状态,使数据保持“O” ;第二 PMOS管(P2)导通后,内部节点 Bb处的电位被拉高,发生翻转,数据变为“I” ;内部节点Bb处的高电位使第三PMOS管(P3) 关断,内部节点B点同内部节点Qb点一样处于高阻状态,保持“I”状态;而内部节点B点的高电位同时使第二 NMOS管(N2)管导通,吸收Bb点处的电荷;内部节点Qb点的低电位使第一 PMOS管(Pl)导通,吸收内部节点Q点处的电荷,最终内部节点Q、Bb恢复到了原有的电位,数据翻转回“I”和“O”。
8.如权利要求6所述的抗单粒子翻转的敏感放大器,其特征在于内部节点Bb发生为 “O”时受离子辐射翻转后的恢复过程为当第二 NMOS管(N2)的漏端受到高能粒子轰击时,内部节点Bb处电位被拉高,发生翻转数据变为“ I ”,同时使第一 NMOS管(NI)导通,第三PMOS管(P3)关断;第一 NMOS管(NI)导通后,内部节点Q点电压被拉低,数据变为“O”,造成第四NMOS管(N4)关断,第二 PMOS管(P2)导通;第四NMOS管(N4)关断后,内部节点Qb处于高阻状态,使数据保持“0” ;第二PMOS管(P2)导通后,内部节点Bb处的电位被拉高,发生翻转,数据变为“I” ;内部节点Bb处的高电位使第三PMOS管(P3)关断,内部节点B点同内部节点Qb点一样处于高阻状态,保持“ I ”状态;而内部节点B点的高电位同时使第二 NMOS管(N2)管导通,吸收Bb点处的电荷;内部节点Qb点的低电位使第一 PMOS管(Pl)导通,吸收内部节点Q点处的电荷,最终内部节点Q、Bb恢复到了原有的电位,数据翻转回“I”和“0” ; 内部节点Bb发生为“I”时受离子辐射翻转后的恢复过程为 当第二 PMOS管(P2)的漏端受到高能粒子轰击时,内部节点Bb处电位被拉低,发生翻转数据变为“0”,同时使第一 NMOS管(NI)关断,第三PMOS管(P3)导通;第一 NMOS管(NI)导通后,内部节点Q点处于高阻态,保持低电位的数据“0” ;而第三PMOS管(P3)导通后,内部节点B处的电位被拉高,数据变为“I” ;进而让第四PMOS管(P4)关断,内部节点Qb处于高阻态,数据保持为“ I ” ;内部节点Q和Qb点的数据不会发生改变仍为“0”和“ I ”,使得第二 PMOS管(P2)和第三NMOS管(N3)导通,内部节点Bb和B点逐渐充电和放电,最终内部节点Bb、B恢复到了原有的电位,数据翻转回“I”和“0”。
9.如权利要求6所述的抗单粒子翻转的敏感放大器,其特征在于,内部节点B发生为“0”时受离子辐射翻转后的恢复过程为 当第三NMOS管(N3)的漏端受到高能粒子轰击时,内部节点B处电位被拉高,发生翻转数据变为“ I ”,同时使第二匪OS管(N2)导通,第四PMOS管(P4)关断;第二 NMOS管(N2)导通后,内部节点Bb电压被拉低,数据变化为“0 ” ;同时使第一 NMOS管(NI)关断,第三PMOS管(P3)导通;第一 NMOS管(NI)导通后,内部节点Q点处于高阻态,保持低电位的数据“0”;而第三PMOS管(P3)导通后,内部节点B处的电位被拉高,数据变为“I” ;进而让第四PMOS管(P4)关断,内部节点Qb处于高阻态,数据保持为“I” ;内部节点Q和Qb点的数据不会发生改变仍为“0”和“ I ”,使得第二 PMOS管(P2)和第三NMOS管(N3)导通,内部节点Bb和B点逐渐充电和放电,最终内部节点Bb、B恢复到了原有的电位,数据翻转回“ I”和“0” ; 内部节点B发生为“I”时受离子辐射翻转后的恢复过程为 当第三PMOS管(P3)的漏端受到高能粒子轰击时,内部节点B处电位被拉低,发生翻转数据变为“0 ”,同时使第二 NMOS管(N2 )关断,第四PMOS管(P4)导通;第二 NMOS管(N2 )关断后,内部节点Bb处于高阻态,保持电位不变,数据仍为“0” ;第四PMOS管(P4)导通后,内部节点Qb处的电压被拉低,数据变为“1”,内部节点B、Qb点同时翻转保持“0”和“I”的状态;而内部节点Q和Bb点的数据不会发生改变仍为“I”和“0”,使得第四NMOS管(N4)和第三PMOS管(P3)导通,即内部节点B和Qb点逐渐充电和放电,最终B、Qb恢复到了原有的电位,数据翻转回“I”和“O”。
10.如权利要求6所述的抗单粒子翻转的敏感放大器,其特征在于内部节点Qb发生为“0”时受离子辐射翻转后的恢复过程为 当第四NMOS管(N4)的漏端受到高能粒子轰击时,内部节点Qb处电位被拉高,发生翻转数据变为“ I ”,同时使第三NMOS管(N3 )关断,第一 PMOS管(PI)导通;第三NMOS管(N3 )关断后,内部节点B处于高阻态,电位保持不变,数据保持为“I”;第一 PMOS管(Pl)导通后,Q点电压被拉高,数据翻转为“ I ”,造成第四NMOS管(N4)导通,第二 PMOS管(P2)关断;第四NMOS管(N4)导通后,内部节点Qb处电压也被下拉,使其翻转;内部节点Q、Qb处同时翻转保持“I”和“0”的状态;而内部节点B和Bb处不会发生改变仍为“0”和“1”,使得第四PMOS管(P4)和第一 NMOS管(NI)导通,即内部节点Q和Qb处逐渐放电和充电,最终Q、Qb恢复到了原有的电位,数据翻转回“0”和“I” ; 内部节点Qb发生为“I”时受离子辐射翻转后的恢复过程为 当第四PMOS管(P4)的漏端受到高能粒子轰击时,内部节点Qb处电位被拉低,发生翻转数据变为“0”,同时使第三NMOS管(N3)导通,第一 PMOS管(Pl)关断;第三NMOS管(N3)导通后,内部节点B电位被拉低,数据变化为“0” ;第一 PMOS管(Pl)关断后,内部节点Q处于高阻态,电位保持不变,第二 NMOS管(N2)关断,第四PMOS管(P4)导通;第二 NMOS管(N2) 关断后,内部节点Bb处于高阻态,保持电位不变,数据仍为“0” ;第四PMOS管(P4)导通后,内部节点Qb处的电压被拉低,数据变为“1”,内部节点B、Qb点同时翻转保持“0”和“I”的状态;而内部节点Q和Bb点的数据不会发生改变仍为“I”和“0”,使得第四NMOS管(N4)和第三PMOS管(P3)导通,即内部节点B和Qb点逐渐充电和放电,最终B、Qb恢复到了原有的电位,数据翻转回“I”和“O”。
全文摘要
本发明公开了一种抗单粒子翻转的敏感放大器,包括预充电电路、输入控制结构和锁存电路;预充电电路的输入端口分别连接预充电信号线和两条互补数据输入线,预充电电路分别将两条互补数据输入线与电源相连,并将两条互补数据输入线相连接,使互补数据输入线预充电平衡。与传统敏感放大器相比,本发明提供的一种抗单粒子翻转的敏感放大器,在实现敏感放大器功能的同时,具有抗单粒子翻转加固能力;根据TSMC 0.18um工艺模拟结果,本发明可以实现翻转阈值大于500MeV·cm2·mg-1。
文档编号G11C7/06GK103021445SQ201210500359
公开日2013年4月3日 申请日期2012年11月28日 优先权日2012年11月28日
发明者张国和, 李剑雄, 赵晨, 姚思远, 顾亦熹 申请人:西安交通大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1