专利名称：阻变随机存取存储器件的制作方法
技术领域：
本发明涉及一种非易失性存储器件，更具体而言，涉及阻变存储器件、包括阻变存储器件的系统以及制造阻变存储器件的方法。
背景技术：
随着数字通信技术和电子电器技术的快速发展，现有存储器件(诸如动态随机存取存储器(DRAM)或快闪存储器)在获得更高集成度和更高器件性能方面将很快达到其物理极限。例如，代表非易失性存储器的快闪存储器在编程操作和擦除操作中使用高电压，并且由于比例正在缩小的相邻单元之间的干扰而具有物理极限。此外，快闪存储器具有低操作速度和高功耗的问题。作为现有存储器件的替代，正在研究不同类型的存储器件，以基于诸如相变、磁场变化等的不同特性来储存数据。例如，相变存储器件可以通过造成相变来改变材料的电阻而储存信息。
已经研究了铁电RAM(FeRAM),但是关于其材料稳定性产生了顾虑。还研究了磁性RAM (MRAM)，但是其具有复杂的制造工艺、多层结构以及较小的读取/写入余量。作为以上讨论的存储器件的替代，已经研究了阻变随机存取存储器(ReRAM)，以根据施加到薄膜的电压而基于薄膜的电阻变化来储存数据。理论上，ReRAM在大量写入操作和擦除操作之后不存在恶化的问题，并且即使在高温下也呈现出正常操作特性。另外，ReRAM呈现出非易失性特点并且提供良好的数据稳定性。此外,ReRAM根据施加到其的输入脉冲而以IOns至20ns改变电阻1000次或更多次的高操作速度操作。
由于ReRAM器件的可变电阻层一般为单层，所以ReRAM可以被高度地集成并且以高速操作。另外，可以将用于补偿金属氧化物半导体(CMOS)的典型集成技术应用于ReRAM。这里，可变电阻层一般由氧化物形成。具体地，氧化物包括二元氧化物和钙钛矿氧化物。近来，ReRAM的可变电阻层通常由掺金属的钙钛矿氧化物构成。
作为ReRAM器件的一个实例，韩国专利公开N0.2006-106035公开了一种ReRAM器件，所述ReRAM器件包括由掺Cr的钙钛矿氧化物SrZr3形成的电阻层。
韩国专利公开N0.2004-63600公开了一种ReRAM器件，所述ReRAM器件包括铱(Ir)衬底、形成在衬底上的 Ta、TaN, T1、TiN, TaAlN, TiSiN, TaSiN, TiAl 或 TiAlN 的阻挡层、以及在阻挡层上形成为电阻层的Pra7Caa3MnO3 (PCMO)薄膜。
然而，由于这些存储器件是单电平器件(允许形成在上数据线和下数据线的交叉处的器件储存单个导通/关断信息)，因此这种存储器件具有比多电平器件低的每单位面积数据存储容量。
因此，具有如下的存储器件是有用的，即所述存储器件经由简单的制造工艺制造而没有表面污染，可应用于包括非易失性存储器件的各种存储器件，并且允许经由控制操作电压来调整各种电阻状态。发明内容
本发明针对提供一种能够经由简单的工艺来实现多电平数据状态的阻变存储器件和包括阻变存储器件的电子系统。
本发明还针对提供一种能够经由简单的工艺来实现多电平数据状态的制造阻变存储器件的方法。
根据本发明的一个方面，一种阻变存储器件包括:下电极，所述下电极设置在衬底上；第一电阻层和第二电阻层，所述第一电阻层和第二电阻层分别设置在下电极的相对侧，并且分别在不同的电压下呈现出电阻变化；以及上电极，所述上电极设置在第一电阻层和第二电阻层上。
根据本发明的另一个方面，一种阻变存储器件包括:多个第一导线，所述多个第一导线设置成彼此平行；多个第二导线，所述多个第二导线设置成彼此平行，同时大体以直角与第一导线相交叉；以及阻变存储器单元，所述阻变存储器单元设置在第一导线与第二导线之间的交叉处。阻变存储器单元中的每个包括:第一电阻层，所述第一电阻层与第一导线中的相应一个的一侧连接，并且在一定电压下呈现出电阻变化；第二电阻层，所述第二电阻层与相应导线的对侧连接，并且在与第一电阻层不同的电压下呈现出电阻变化。
根据本发明的另一个方面，一种阻变存储器件包括:多个第一数据线，所述多个第一数据线设置成彼此平行；多个第二数据线，所述多个第二数据线设置成彼此平行，同时大体以直角与第一数据线相交叉；以及第一阻变存储器和第二阻变存储器，所述第一阻变存储器和所述第二阻变存储器分别设置在第一数据线和第二数据线之间的每个交叉处的每个第一数据线的相对侧，并且在第一电压下分别呈现出不同的电阻变化特性。
根据本发明的另一个方面，一种电子系统包括控制器、输入/输出单元以及存储单元，它们通过总线耦接。这里，存储单元是阻变存储器件，所述阻变存储器件包括:多个第一数据线，所述多个第一数据线设置成彼此平行；多个第二数据线，所述多个第二数据线设置成彼此平行，同时大体以直角与第一数据线相交叉；以及第一阻变存储器和第二阻变存储器，所述第一阻变存储器和所述第二阻变存储器分别设置在第一数据线与第二数据线之间的每个交叉处的每个第一数据线的相对侧处，并且在一定电压下呈现出不同的电阻变化特性。
根据本发明的另一个方面，一种制造阻变存储器件的方法包括以下步骤:在衬底上以条纹形状形成第一导线，以恒定的间隔彼此分隔开；形成填充第一导线之间的空间同时覆盖第一导线的层间绝缘层；通过刻蚀第一对相邻的第一导线之间的层间绝缘层并且刻蚀每个第一导线的一侧来形成第一沟槽；沿着第一沟槽的内壁形成第一电阻层；在第一电阻层上形成第一导电层以填充第一沟槽；通过刻蚀包括第一对相邻的第一导线中的一个的第二对相邻的第一导线之间的第一导电层、层间绝缘层以及每个第一导线的另一侧来形成第二沟槽；沿着第二沟槽的内壁形成第二电阻层；在第二电阻层上形成第二导电层以填充第二沟槽；刻蚀第一导电层和第二导电层以及第一电阻层和第二电阻层直到暴露出层间绝缘层的上表面；在从刻蚀第一导电层和第二导电层以及第一电阻层和第二电阻层的所得结构上形成第二导线，其中，第二导线大体以直角与第一导线相交叉；以及通过刻蚀第一导电层和第二导电层来形成彼此不连接的第一导电图案和第二导电图案。
根据本发明的另一个方面，一种制造阻变存储器件的方法包括以下步骤:在衬底上以条纹形状形成第一导线，以恒定的间隔彼此分隔开；形成填充第一导线之间的间隔同时覆盖第一导线的层间绝缘层；通过刻蚀第一对相邻的第一导线之间的层间绝缘层的一部分和每个第一导线的一侧来形成第一沟槽；在包括第一沟槽的内壁的暴露部分上形成第一电阻层；在形成有第一电阻层的表面上形成光致抗蚀剂图案；利用光致抗蚀剂图案作为掩模，刻蚀层间绝缘层的另一部分和包括第一对相邻的第一导线中的一个的第二对相邻的第一导线的另一侧，以形成第二沟槽；在包括第二沟槽的内壁的暴露部分上形成第二电阻层；刻蚀第一导电层和第二导电层直到暴露出层间绝缘层的上表面，接着去除其余的光致抗蚀剂图案；以及在包括第一沟槽和第二沟槽的第一电阻层和第二电阻层上形成第二导线，大体以直角与第一导线相交叉。
从以下结合附图对实施例的详细描述，本发明的以上和其它的方面、特征和优点将变得更加明显，其中:
图1是根据本发明的示例性实施例的阻变存储器阵列的一部分的等效电路图2是根据本发明的示例性实施例的阻变存储器阵列的一部分的布局图3a是根据本发明的第一实施例的阻变存储器阵列的立体图，图3b是沿着图3a的线A-A’截取的截面图，图3c是沿着图3a的线B-B’截取的截面图，图3d是沿着图3a的线C-C’截取的截面图，以及图3e是沿着图3a的线D_D’截取的截面图4a是根据本发明的第二实施例的阻变存储器阵列的立体图，图4b是沿着图4a的线A-A’截取的截面图，图4c是沿着图4a的线B-B’截取的截面图，以及图4d是沿着图4a的线C-C’截取的截面图5a是根据本发明的第三实施例的阻变存储器阵列的立体图，图5b是沿着图5a的线A-A’截取的截面图，图5c是沿着图5a的线B-B’截取的截面图，以及图5d是沿着图5a的线C-C’截取的截面图6a是根据本发明的第四实施例的阻变存储器阵列的立体图，图6b是沿着图6a的线A-A’截取的截面图，图6c是沿着图6a的线B-B’截取的截面图，以及图6d是沿着图6a的线C-C’截取的截面图7a是图3a所示的阻变存储器阵列的多层结构的立体图，图7b是图4a所示的阻变存储器阵列的多层结构的立体图，图7c是图5a所示的阻变存储器阵列的多层结构的立体图，以及图7d是图6a所示的阻变存储器阵列的多层结构的立体图8是描绘呈现出不同电阻变化特性的两个可变电阻层的单极性开关曲线的曲线图9是描绘呈现出不同电阻变化特性的两个可变电阻层的双极性开关曲线的曲线图10是根据本发明的一个示例性实施例的包括阻变存储器的电子系统的一个实例的框图11是根据本发明的一个示例性实施例的包括阻变存储器的存储卡的一个实例的框图12至图18是制造根据本发明的第一实施例或第二实施例的阻变存储器件的方法的截面图19至图25是制造根据本发明的第三实施例的阻变存储器件的方法的截面图；以及
图26至图29是制造根据本发明的第四实施例的阻变存储器件的方法的截面图。
具体实施方式
将参照附图详细地描述本发明的实施例。
阻变存储器阵列的结构
图1是根据一个示例性实施例的阻变存储器阵列的一部分的等效电路图，图2是根据所述示例性实施例的阻变存储器阵列的一部分的布局图。在本文中，出于说明的目的，将沿着第一方向的数据线称作字线WL，而将沿着第二方向的数据线称作位线BL。
参见图1和图2，根据本实施例的阻变存储器阵列包括:多个字线WL1、WL2、WL3、...、11^，所述多个字线孔1、112、113、...、WLn被布置成彼此平行；多个位线BL1、BL2、BL3、…、BLn，所述多个位线BL1、BL2、BL3、…、BLn被布置成彼此平行，同时大体以直角与字线相交叉；以及多个阻变存储器单元MC，所述多个阻变存储器单元MC被设置在字线WLl、WL2、WL3、...、WLn 与位线 BL1、BL2、BL3、…、BLn 之间的交叉处。
每个阻变存储器单元MC利用可变电阻器VR的电阻来储存一个或更多个比特的数据。例如，被编程为具有高电阻值的可变电阻器VR可以表示逻辑“I”的比特数据，而被编程为具有低电阻值的可变电阻器VR可以表示逻辑“0”的比特数据。
每个阻变存储器单元MC可以包括这种可变电阻器VR。在一些实施例中，可变电阻器VR可以被称作存储器单元或存储器材料。
可变电阻器VR可以是任何类型的电阻器，即基于结晶相与非结晶相之间的相变而呈现出电阻变化的电阻器(如在硫族化物等中)、通过经由金属的萃取而在电极之间形成桥(导电桥)并且经由萃取的金属的离子化来破坏所述桥而呈现出电阻变化的电阻器、或通过施加到过渡金属氧化物层的一定电压或电流而基于氧空位的移动来呈现出电阻变化的电阻器。
在本实施例中， 与一个位线相交叉的一个字线在其两侧都设置有一个可变电阻器VR,由此构成单位单元UC。例如，第一字线WLl分别在其右侧和左侧设置有两个可变电阻器VR1、VR2。可以将控制器件D设置在每个可变电阻器与位线之间，以控制可变电阻器中的电流。如在附图中所示，控制器件D可以是二极管或电阻器。
这里，在由一对字线以及与所述一对字线大体以直角相交叉的一对位线限定的区域内设置有八个阻变存储器单元。例如，在由第一字线WLl和第二字线WL2以及与第一字线WLl和第二字线WL2相交叉的第一位线BLl和第二位线BL2限定的区域10内设置有分别包括可变电阻器VRl至VR8的八个阻变存储器单元。
设置在与一个位线相交叉的一个字线的右侧和左侧的两个可变电阻器VR分别在不同的电压下开关。换言之，两个可变电阻器即使在相同的电压下也呈现出不同的开关特性。
阻变存储器经由可变电阻器的电阻变化来储存数据。每个可变电阻器由诸如氧化镍层(NiO)或其它过渡金属氧化物层的阻变材料的薄膜构成。借助于这种配置，可变电阻器可以经由电流和电压的控制而呈现出电阻变化。此时，当设置在一个字线的相对侧的两个可变电阻器由呈现出不同电阻变化特性的阻变材料构成时，或由具有不同物理特性(诸如厚度或与电极的接触面积)的同种材料构成时，与一个字线连接的两个可变电阻器在不同的电压下呈现出不同的电阻变化特性。
例如，再次参见图1，当第一字线WLl左侧的第一可变电阻器VRl由在电压Vl下呈现出高电阻变化的材料形成、并且第一字线的右侧的第二可变电阻器VR2由在高于电压Vl的电压V2下呈现出高电阻变化的材料形成时，与一个字线WLl连接的两个可变电阻器VR1、VR2在不同的电压下呈现出高电阻变化。
相反地，当第一可变电阻器VRl和第二可变电阻器VR2由同种材料形成时，第一可变电阻器VRl可以包括具有一定厚度的第一可变电阻层，而第二可变电阻器VR2可以包括比第一可变电阻层更厚的第二可变电阻层。另外，第一可变电阻器VRl包括的第一可变电阻层具有恒定的与电极(诸如字线或位线)的接触面积，而第二可变电阻器VR2包括的第二可变电阻层与电极的接触面积比第一可变电阻层与电极的接触面积大。
在此情况下，与一个字线WLl连接的两个可变电阻器VR1、VR2在不同的电压下呈现出高电阻变化。替代地，第一可变电阻器VRl和第二可变电阻器VR2中的每个可以形成为以与上述可变电阻器相反的方式来具有厚度或与电极的接触面积。
因此，由于根据施加到彼此相交叉的字线和位线的电压的不同而具有不同导通/关断操作的两个存储器单元与一个字线连接，所以根据本实施例的阻变存储器可以具有比现有ReRAM阵列的数据存储容量的两倍更大的数据存储容量。也就是说，根据本实施例的阻变存储器可以呈现出多电平数据状态。
图8是描绘呈现出不同电阻变化特性的两个可变电阻层的单极性开关曲线的曲线图。附图标记“20”和“30”分别表示第一可变电阻层和第二可变电阻层的开关曲线。
参见图8，执行0N/0FF单极性开关行为的两个可变电阻层可以根据施加的电压而提供四种数据状态。
例如，在电压Vl下，第一可变电阻层的开关曲线20和第二可变电阻层的开关曲线30都示出ON状态。在电压V2下，第一可变电阻层的开关曲线20示出OFF状态，而第二可变电阻层的开关曲线30示出ON状态。在电压V3下，第一可变电阻层的开关曲线20和第二可变电阻层的开关曲线30都示出OFF状态。在电压V4下，第一可变电阻层的开关曲线20示出ON状态，而第二可变电阻层的开关曲线30示出OFF状态。
图9是描绘呈现出不同电阻变化特性的两个可变电阻层的双极性开关曲线的曲线图。附图标记“40”和“50”分别示出第一可变电阻层和第二可变电阻层的开关曲线。
参见图9，执行0N/0FF双极性开关行为的两个可变电阻层可以根据施加的电压而提供四种数据状态。
例如，在电压Vl下，第一可变电阻层的开关曲线40和第二可变电阻层的开关曲线50都示出OFF状态。在电压V2下，第一可变电阻层的开关曲线40示出ON状态，而第二可变电阻层的开关曲线50示出OFF状态。在电压V3下，第一可变电阻层的开关曲线40和第二可变电阻层的开关曲线50都示出ON状态。在电压V4下，第一可变电阻层的开关曲线40示出OFF状态，而第二可变电阻层的开关曲线50示出ON状态。另外，在电压V5下，第一可变电阻层的开关曲线40和第二可变电阻层的开关曲线50都示出OFF状态。
如此，利用与一个字线连接的两个可变电阻器来获得四种数据状态。另外，在读取被编程到阻变存储器中的数据时，根据每个可变电阻层的特性来设置参考输出电流电平，并且可以根据所述输出电流电平来读取多比特的数据状态。
如此，设置在一个字线的相对侧的可变电阻层由呈现出不同电阻变化特性的不同材料构成，或者由具有不同特性(诸如不同厚度或不同大小的与电极的接触面积)的同种材料构成，以呈现出不同的电阻变化特性，由此将多电平单元的操作使能。也就是说，根据本实施例的阻变存储器件可以储存多电平的数据状态。
阻变存储器单元结构
图3是根据本发明的第一实施例的阻变存储器阵列的立体图。图3b是沿着图3a的线A-A’截取的截面图，图3c是沿着图3a的线B-B’截取的截面图，图3d是沿着图3a的线C-C’截取的截面图，以及图3e是沿着图3a的线D_D’截取的截面图。
参见图3a至图3e，根据第一实施例的阻变存储器件包括:第一导线110，所述第一导线110形成为条纹图案并且以恒定的间隔布置在衬底100上；第一电阻层131，所述第一电阻层131与每个第一导线110的一侧连接，并且在一定的电压下呈现出电阻变化；第二电阻层132，所述第二电阻层132与每个第一导线110的另一侧连接，并且在与用于第一电阻层131的电阻变化的电压不同的电压下呈现出电阻变化；以及第二导线150，所述第二导线150与第一电阻层 131和第二电阻层132电连接，同时大体以直角与第一导线110相交叉。
第一电阻层131和第二电阻层132中的每个与两个相邻的第一导线110的上侧表面连接，层间绝缘层120在衬底100上形成在第一导线110之间并且在第一电阻层131和第二电阻层132之间形成在第一导线110上。
具体地，参见图3b，在根据第一实施例的阻变存储器件中，由第一导线110构成的下电极、设置在第一导线110的相对侧的上部的第一电阻层131和第二电阻层132、以及由导电图案140和第二导线150构成的上电极155构成单位阻变存储器单元。
这里，导电图案140在第二导线150之下设置在两个相邻的第一导线110之间。导电图案140布置在第一电阻层131和第二电阻层132上，并且向下突出到比第一导线110的上表面更低的高度，使得导电图案140的下表面位于第一导线110的上表面之下。第一电阻层131和第二电阻层132中的每个插入在第一导线110和导电图案140之间。第二导线150通过导电图案140与第一电阻层131和第二电阻层132电连接。
第一电阻层131和第二电阻层132中的每个在其一个端部与第一导线110连接，并且在其另一个端部与第二导线150连接。
如图3e所示，第一导线110可以具有凹凸形状，其中，凸面部分形成在与位线150相对应的区域，凹面部分形成在位线150之间。
第一电阻层131和第二电阻层132中的每个由选自金属氧化物层、PCMO(Pr1^xCaxMnO3,0〈X〈1)层、硫族化物层、钙钛矿层以及掺金属的固态电解质层中的至少一种构成。这里，第一电阻层131和第二电阻层132由不同的材料构成，或者由具有不同物理特性(诸如厚度或与电极的接触面积)的同种材料构成，以在不同的电压下呈现出不同的电阻变化特性。
单位阻变存储器单元可以包括:第一导线110 ;第一电阻层131，所述第一电阻层131形成在第一导线110的一侧；以及第二电阻层132，所述第二电阻层132形成在第一导线110的另一侧。因此，在相同的面积下存储器单元的数目可以增加到两倍。
另外，由于第一电阻层131和第二电阻层132被配置成在不同的电压下呈现出电阻变化，所以通过允许两个阻变存储器根据第一导线110与导线图案140之间的电压差的程度来储存不同的数据，可以实现多电平器件。
另外，第一导线110的上侧表面被部分地刻蚀，以在第一导线110的刻蚀区域上形成阻变存储器。在将电压施加到第一导线110以用于数据的编程、擦除或读取时，大部分电场由于电流集聚而集中在第一导线的被刻蚀的边缘。因而，可以在较低的电压下执行阻变存储器的操作。另外，电阻层可以形成得尽可能小，由此进一步允许降低操作电压。
图4a是根据本发明的第二实施例的阻变存储器阵列的立体图，图4b是沿着图4a的线A-A’截取的截面图，图4c是沿着图4a的线B-B’截取的截面图，以及图4d是沿着图4a的线C-C’截取的截面图。
参见图4a至图4d，根据第二实施例的阻变存储器阵列与图3a至图3e所示的阻变存储器件相同，除了由第一导线110构成的下电极、设置在第一导线110的两侧的上部的第一电阻层131和第二电阻层132、以及由第二导线150 (大体以直角与第一导线110相交叉，并且具有向下形成的突出部A以接触第一电阻层131和第二电阻层32)构成的上电极构成单位阻变存储器单元以及第一导线110的上表面不具有凹凸形状以外。因而，此处将省略对根据第二实施例的阻变存储器件的结构和材料的重复描述。更具体地，突出部A形成在第一电阻层131和第二电阻层132上，并且向下突出到比第一导线110的上表面更低的高度。即使在此情况下，根据第二实施例的阻变存储器件也具有与图3a至图3e所示的阻变存储器件相同的效果。
图5a是根据本发明的第三实施例的阻变存储器阵列的立体图，图5b是沿着图5a的线A-A’截取的截面图，图5c是沿着图5a的线B-B’截取的截面图，以及图5d是沿着图5a的线C-C’截取的截面图。
参见图5a至图5d，在根据第三实施例的阻变存储器件中，在包括上边缘的第一导线110的侧表面上形成导电图案140以与第二导线150接触，第一电阻层131和第二电阻层132插入在第一导线110与导电图案140之间。另外，根据第三实施例的阻变存储器件与图3a至图3e所示的阻变存储器件相同，除了第一导线110的上边缘未被刻蚀、导电图案140的上部具有比下部更大的宽度、以及第一导线110的上表面不具有凹凸形状之外。因而，在此处将省略对根据第三实施例的阻变存储器件的结构和材料的重复描述。在本实施例中，由于阻变存储器包括第一导线110的上边缘，所以由于电场集聚而可以在低电压下执行阻变存储器的操作。
另一方面，为了允许导电图案140例如仅形成在与第二导线150相对应的区域上，导电图案的元件通过氧化硅层彼此隔离，所述氧化硅层插入在导电图案140与第二导线150之间，并且是通过将用于导电图案140的多晶硅层氧化而形成的。
图6a是根据本发明的第四实施例的阻变存储器阵列的立体图，图6b是沿着图6a的线A-A’截取的截面图，图6c是沿着图6a的线B-B’截取的截面图，以及图6d是沿着图6a的线C-C’截取的截面图。
参见图6a至图6d，在根据第四实施例的阻变存储器阵列中，第一电阻层131和第二电阻层132分别设置在包括上边缘的每个第一导线110的侧表面上，并且由第二导线150构成的上电极被设置成大体以直角与第一导线110相交叉。这里，每个第二导线150具有突出部A，所述突出部A向下形成为与第一电阻层131和第二电阻层132连接，并且具有宽度沿着向下方向逐步减小的台阶形状。根据第四实施例的阻变存储器件与图3a至图3e所示的阻变存储器件相同，除了第一导线110的上边缘未被刻蚀、第二导线150具有台阶形状的突出部A、以及第一导线110的上表面不具有凹凸形状以外。因而，在此处将省略对根据第四实施例的阻变存储器件的结构和材料的重复描述。具体地，台阶形状的突出部A形成在第一电阻层131和第二电阻层132上，并且向下突出到比第一导线110的上表面更低的高度。在本实施例中，由于阻变存储器包括第一导线110的上边缘，所以阻变存储器的操作可以通过依靠电场集聚而在低电压下执行。
图7a是图3a中所示的阻变存储器阵列的多层结构的立体图，图7b是图4a中所示的阻变存储器阵列的多层结构的立体图，图7c是图5a中所示的阻变存储器阵列的多层结构的立体图，以及图7d是图6a中所示的阻变存储器阵列的多层结构的立体图。
参见图7a，多个单位存储器层一个层叠在另一个上以形成多层结构，所述多个单位存储器层中的每个由第一数据线WL、第二数据线BL、导电图案140以及第一电阻层131和第二电阻层132构成。
更具体地，第一阻变存储器层、第二阻变存储器层以及第三阻变存储器层垂直地层叠以构成多层存储器结构。这里，第一阻变存储器层包括:第一数据线WL111L13，所述第一数据线WL111L13被设置成彼此平行，并且两侧边缘被部分地刻蚀以具有凹凸形状，上部比下部窄；第二数据线BL11、L13，所述第二数据线BL11、L13被设置成彼此平行，同时大体以直角与第一数据线WLirWL13相交叉；导电图案140，所述导电图案140形成在第一阻变存储器层的与第二数据线BL11、L13相对应的第一数据线WLlfWL13之间；以及第一电阻层131和第二电阻层132，所述第一电阻层131和第二电阻层132插入在相应的第一数据线WL11 WL13与导电图案140之间。第二阻变存储器层包括:第一数据线WL21 WL23 ；第二数据线BL21、L23，所述第二数据线BL21、L23被设置成彼此平行，同时大体以直角与第一数据线WL2rWL23相交叉；导电图案140，所述导电图案140形成在第二阻变存储器层的与第二数据线BL21、L23相对应的第一数据线WL21 WL23之间；以及第一电阻层131和第二电阻层132，所述第一电阻层131和第二电阻层132插入在相应的第一数据线WL2rWL23与导电图案140之间。第三阻变存储器层包括:第一数据线WL31 WL33 ;第二数据线BL31、L33，所述第二数据线BL31、L33被设置成彼此平行，同时大体以直角与第一数据线WL3fWL33相交叉；导电图案140，所述导电图案140形成在第三阻变存储器层的与第二数据线BL31、L33相对应的第一数据线WL3fWL33之间；以及第一电阻层131和第二电阻层132，所述第一电阻层131和第二电阻层132插入在相应的第一数据线WL3rWL33与导电图案140之间。这里，第一电阻层131和第二电阻层132中的每个在一个端部与第一数据线WL11 WL33连接，而在另一个端部与第二数据线BL11 BL33连接。
参见图7b，多个单位存储器层一个层叠在另一个上以形成多层结构。这里，每个单位存储器层由第一数据线WL、第二数据线BL(每个具有沿着向下方向的突出部A)以及第一电阻层131和第二电阻层132构成。突出部A位于第一电阻层131和第二电阻层132上，并且向下突出到比第一导线110的上表面更低的高度。此多层结构与图7a中所示的相同，除了第二数据线BL具有与第一电阻层131或第二电阻层132接触的突出部A、以及第一数据线WL不具有如图7a示出的导电图案所示的凹凸形状以外。因而，在此处将省略对重复元件的描述。
参见图7c，多个单位存储器层一个层叠在另一个上以形成多层结构。这里，每个单位存储器层由第一数据线WL、第二数据线BL、导电图案140 (与每个第一数据线WL的相对边缘重叠，并且上部比下部宽)以及第一电阻层131和第二电阻层132构成。此多层结构与图7a中所示的相同，除了第一数据线WL的上部和下部具有相同的宽度、导电图案140具有“T”形状(上部具有比下部更宽的宽度)、以及第一数据线WL不具有凹凸形状以外。因而，在此处将省略对重复元件的描述。
参见图7d，多个单位存储器层一个层叠在另一个上以形成多层结构。这里，每个单位存储器层由第一数据线WL、第二数据线BL(每个具有突出部A，所述突出部A向下形成以与每个第一数据线WL的两个边缘重叠，并且上部比下部更宽)以及第一电阻层131和第二电阻层132构成。突出部A位于第一电阻层131和第二电阻层132上，并且向下突出到比第一导线110的上表面更低的高度。此多层结构与图7a中所示的相同，除了第一数据线WL的上部和下部具有相同的宽度、第二数据线WL的突出部A不形成图7a中所示的导电图案而形成为“t”形状(上部具有比下部更宽的宽度)、以及第一数据线WL不具有凹凸形状以外。因而，在本文中将省略对重复元件的描述。
如图7a至图7d所示，可以利用通过将多个单位阻变存储器层一个层叠在另一个上而形成的多层阻变存储器来储存大量数据。
图10是根据本发明的一个示例性实施例的包括阻变存储器的电子系统的一个实例的框图。
参见图10，电子系统200可以包括:控制器210、输入/输出单元220以及存储器件230。控制器210、输入/输出单元220以及存储器件230可以通过总线250耦接。
总线250起到数据和/或操作信号的通道的作用。
控制器210可以包括选自微处理器、数字信号处理器、微控制器以及其它的能够执行其功能的逻辑器件中的至少一种。
输入/输出单元220可以包括选自按键、键盘、显示设备等中的至少一种。
存储器件230储存由控制器210实施的数据和/或指令。存储器件230可以包括根据如上所述的实施例的阻变存储器件。
电子系统200还可以包括用于将数据传送到通信网络或者从通信网络接收数据的接口。接口 240可以采用有线或无线的方式来实现。例如，接口 240可以包括天线、有线/无线收发器等。
电子系统200可以通过移动系统、个人计算机、工业计算机或用于执行其它功能的系统来实现。例如，移动系统可以包括个人数字助理(PDA)、便携式计算机、上网本、移动电话、无线电话、笔记本电脑、存储卡、数字音乐系统、信息发送/接收系统等。如果电子系统200可以执行无线通信，则电子系统200可以在第三代通信系统的接口协议(诸如CDMA、GSM、NADC, E-TDMA, WCDMA 以及 CDMA2000)中使用。
图11是根据本发明的一个示例性实施例的包括阻变存储器的示例性存储卡的框图。
存储卡300包括存储器件310和存储器控制器320。
存储器件310可以储存数据。存储器件可以呈现出非易失特性并且即使在电源中断的情况下也保持储存的数据。存储器件310可以包括根据本发明的上述实施例的存储器件。
存储器控制器320可以控制存储器件310以响应于来自主机的读取/写入请求来储存数据或读取储存的数据。
制造阻变存储器单元的方法-实施例1
图12至图18是制造根据本发明的第一实施例或第二实施例的阻变存储器件的方法的截面图。
出于说明目的，将以图2的布局图来描述如下一种存储器件，所述存储器件包括第一至第三字线WLl、WL2、WL3 ;第一位线BLl，所述第一位线BLl与字线WLl、WL2、WL3垂直；以及导电图案140，所述导电图案140在第一位线BLl之下设置在相应的字线WL1、WL2、WL3之间。与图3a至图3e相同的附图标记表示相同的元件。
参见图12，在半导体衬底100上形成下电极110。
在形成下电极110之前，执行在半导体衬底100上形成构成外围电路的晶体管的工艺以及在外围电路上形成绝缘层(未示出)的工艺。
下电极110是成为存储器阵列的字线WL的导电层。下电极110可以经由沉积选自金属电极材料、氮化物电极材料、以及氧化物电极材料中的至少一种来形成，所述金属电极材料包括诸如钨(W)、铝(Al)、铜(Cu)、金(Au)、银(Ag)、钼(Pt)、镍(Ni)、钴(Co)、铬(Cr )、钛(Ti )、钌(Ru)、铪(Hf )或错(Zr )的金属或者它们的合金,所述氮化物电极材料包括诸如氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)等的金属氮化物，所述氧化物电极材料包括In203:Sn (IT0), Sn02:F (FTO)^SrTiO3 以及 LaNiO3 等。
电极材料可以经由例如物理气相沉积、化学气相沉积、溅射、脉冲激光沉积、热蒸发、电子束蒸发、原子层沉积或分子束外延来沉积。
将沉积的导电层光刻成沿着第一方向以恒定的间隔分隔开并且被设置成彼此平行的条纹图案，如 图2所示。
参见图13，通过沉积绝缘层使得下电极110能够被掩埋在绝缘层中，在形成有下电极110的半导体衬底100上形成层间绝缘层120。层间绝缘层120可以由一般用于形成层间绝缘层的材料(例如，氧化娃(Si02)、氮化娃(SiN)等)形成。
可以在下电极上将层间绝缘层120沉积到期望的厚度，同时掩埋下电极110之间的空间。在形成层间绝缘层120之后，可以将层间绝缘层120的表面平坦化以用于随后的光刻。
随后，将光致抗蚀剂沉积在层间绝缘层120上，接着曝光并显影以形成第一光致抗蚀剂图案PR1，所述第一光致抗蚀剂图案PRl限定一区域，用于形成导电图案140 (见图2)的导线将形成在所述区域上。用于导电图案140 (见图2)的导线将形成在第一光致抗蚀剂图案PRl开放的区域上。
在本实施例中，为了形成用于导电图案140 (见图2)的导线，将第一光致抗蚀剂图案PRl形成为使得可以暴露出图2中的第二字线WL2和第三字线WL3的侧表面的一部分以及这些字线WL2、WL3之间的层间绝缘层120。
随后，经由用作掩模的第一光致抗蚀剂图案PRl而使层间绝缘层120和下电极110受到各向异性刻蚀，使得可以部分地刻蚀下电极HO的一侧。结果，在两个相邻的字线之间形成第一沟槽Tl，以暴露出下电极110的一侧的一部分以及两个相邻字线之间的层间绝缘层120。这里，为了在下电极110的相对侧放置呈现出不同电学特性的阻变存储器，例如，仅在下电极110的一侧刻蚀下电极110，并且将刻蚀执行成允许两个相邻的下电极彼此面对，如附图中所示。
可以通过任何已知的工艺来执行对下电极110的侧面的刻蚀。例如,经由用作掩模的第一光致抗蚀剂图案PRl来刻蚀层间绝缘层120，以暴露出期望厚度的下电极110，接着额外地刻蚀下电极110，使得下电极110可以被部分地刻蚀。替代地，尽管在附图中未示出，在形成下电极110的工艺中，利用一般用作多层导线工艺的双镶嵌工艺来形成侧表面被部分地刻蚀的下电极110。
以此方式，在随后的工艺中，通过在下电极110的一侧的被刻蚀的部分上顺序地形成电阻层和导电层，在下电极110的一侧形成由下电极、电阻层以及导电层构成的阻变存储器。
参见图14，在去除第一光致抗蚀剂图案PRl (见图13)之后，在所得结构的整个表面上沿着第一沟槽Tl的内壁形成阻变存储器的第一电阻层131。
第一电阻层131可以是过渡金属氧化物层、硫族化物层、钙钛矿层、或掺金属的固态电解质层。
过渡金属氧化物层可以由二元氧化物形成，所述二元氧化物包括诸如SiO2、Al2O3或氧化镍、氧化钛、氧化钽、氧化铝、氧化锆、氧化铌、氧化钨、氧化钴、氧化铪、氧化铜、氧化锌等的过渡金属氧化物(TM0)。例如，二元氧化物可以是Hf02_x、Zr02_x、Y203_x、Ti02_x、NiO1+Nb205_x、Ta205_x、Cu(VY、Fe203_x (0彡x彡1.5，0彡y彡0.5)或镧族氧化物层。镧族元素可以包括镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、钆(Gd)或镝(Dy)。
硫族化物层可以由 基于诸如GST (GeSbTe)的材料的硫族化物形成，在所述GST(GeSbTe)中，锗(Ge)、锑(Sb)以及锗(Te)以期望的比例组合。
钙钛矿层可以由诸如STO (SrTi03)、PCMO (PivxCaxMnO3)等的基于钙钛矿的材料形成。替代地，钙钛矿层可以是掺Cr或Nb的51'21'03层。
另外，掺金属的固态电解质层可以是掺Ag的GeSe层，即AgGeSe层。
下电极110之间的间隔是具有高高宽比的狭窄区域。然而，当通过沉积阻变材料来形成第一电阻层131时，下电极110之间的空间可以被阻变材料阻挡。因而，为了保证形成用于导电图案140 (见图2)的导线的空间(将在随后的工艺中形成)，第一电阻层131可以受到额外地刻蚀。第一电阻层131的额外的刻蚀不仅可以保证例如稳定地形成用于导电图案140 (见图2)的导线的区域，而且可以保证电阻器的改善的开关特性。如此，当刻蚀第一电阻层131时，氧空位的量在被刻蚀的区域中增加，由此改善阻变存储器的开关特性。
接着，将导电材料沉积在第一电阻层131上以形成第一导电层141,所述第一导电层141形成用于导电图案140 (见图2)的导线。
与下电极110类似，第一导电层141可以通过经由化学气相沉积等来沉积诸如金属或多晶硅的导电材料而形成。第一导电层141起到将随后要形成的上电极与其它元件连接的作用。
在形成第一导电层141之后，使第一导电层141的表面受到平坦化，以用于随后的光刻工艺。
参见图15，将光致抗蚀剂沉积在第一导电层141上，接着曝光和显影以形成第二光致抗蚀剂图案PR2。第一光致抗蚀剂图案PR2起到限定用于导电图案140 (见图2)的导线的一部分的作用。在本实施例中，将第二光致抗蚀剂图案形成为使得可以暴露出图2的布局图中的第一字线WLl和第二字线WL2的侧表面的一部分以及这些字线WLl、WL2之间的第一导电层141。
出于这个目的，利用第二光致抗蚀剂图案PR2作为掩模，使第一电阻层131、被暴露的第一导电层141之下的层间绝缘层120和下电极110、以及被暴露的第一导电层141受到各向异性刻蚀。结果，第二沟槽T2形成在两个相邻的字线之间，以暴露出下电极110的另一侧的一部分，以及两个相邻的字线之间的层间绝缘层120。第一沟槽Tl和第二沟槽T2交替地布置并且彼此平行。当刻蚀下电极110时，部分地刻蚀下电极的上侧表面，使得两个相邻的下电极110的侧表面彼此面对。
参见图16，在去除第二光致抗蚀剂图案PR2 (见图13)之后，在所得结构的整个表面上沿着第二沟槽T2的内壁形成阻变存储器的第二电阻层132。第二电阻层132可以通过与第一电阻层131相同的工艺来形成。例如，第二电阻层132可以通过经由典型的沉积工艺来沉积过渡金属氧化物层、硫族化物层、钙钛矿层以及掺金属的固态电解质层中的一种来形成。
与形成第一电阻层131类似，沉积阻变材料以形成第二电阻层132，接着刻蚀沉积的阻变材料，以保证用于稳定地形成第二导电层的空间，并且改善开关特性。
第二电阻层132被形成为呈现出与第一电阻层131不同的电阻特性。例如，为了呈现出与第一电阻层131不同的电阻特性，第二电阻层132可以由与第一电阻层131不同的材料构成，或可以由与第一电阻层131具有不同特性(诸如不同的厚度或不同大小的与电极的接触面积)的同种材料构成。由于一个下电极110在其相对侧形成有两个电阻层131、132，所以为一个字线提供两个阻变存储器。此配置可以通过形成呈现出不同电阻变化特性的两个电阻层(即，在不同的电压下呈现出电阻变化的两个电阻层131、132)来获得。
在形成第二电阻层132之后，在第二电阻层132的表面之上形成第二导电层142。第二导电层142可以由与第一导电层141相同或不同的材料形成。与第一导电层141相似，第二导电层142可以通过经由典型的沉积工艺来沉积诸如金属的任何已知的电极材料而形成。
参见图17，使第二导电层142、第二电阻层132、第一导电层141以及第一电阻层131受到各向异性刻蚀，使得第一导电层141和第二导电层142能够以条纹图案彼此分隔开。可以通过作为已知平坦化工艺的化学机械抛光(CMP)来执行各向异性刻蚀。
可以执行用于第二导电层142、第二电阻层132、第一导电层141以及第一电阻层131的CMP工艺，直到暴露出层间绝缘层120的上表面，使得第一导电层141和第二导电层142能够以条纹图案彼此分隔开。
参见图18，在通过将导电材料沉积在所得结构的整个表面上来形成导电层(未示出)之后，通过将导电层图案化成条纹图案来形成位线150，以与将要用作字线的下电极110相交叉。
可以通过利用诸如PR图案(未示出)的掩模将导电层图案化来形成位线150，以与下电极110相交叉。在形成位线150之后去除掩模。
当形成位线150时，刻蚀与位线150之间的空间相对应的第一导电层141和第二导电层142 (见图17)。
这里，可以使第一导电层141和第二导电层142受到湿法刻蚀，所述湿法刻蚀相对于第一导电层141和第二导电层142具有比位线150更高的刻蚀选择性(刻蚀速度)。
结果，由第一导电层141或第二导电层142构成的导电图案140在字线之间形成在与位线150相对应的区域中。以此方式，导电图案140的元件彼此不连接。
另外，在用于形成导电图案140的刻蚀期间，可以部分地刻蚀位线150之间的字线。在此情况下，可以将字线形成为凹凸形状，其中，凸面部分形成在与位线150相对应的区域中，而凹面部分形成在位线150之间。
制造阻变存储器单元的方法-实施例2
在图18中，当第一导电层141和第二导电层142由多晶硅形成时，在形成位线150之后，不刻蚀第一导电层和第二导电层，而是将与位线150之间的空间相对应的第一导电层141和第二导电层142氧化。
由于与位线150之间的空间相对应的第一导电层141和第二导电层142由氧化硅层形成，所以导电图案140例如仅形成在与位线150相对应的字线之间。结果，导电图案140的元件彼此不连接。
其余的下电极110、第一电阻层131和第二电阻层132以及位线150的形成可以与上述第一实施例相同，在此处将省略对其详细描述。
制造阻变存储器单元的方法-实施例3
图19至图25是制造根据本发明的第三实施例的阻变存储器件的方法的截面图。
出于说明目的，将以图2的布局图来描述如下一种存储器件，所述存储器件包括第一至第三字线WL1、WL2、WL3以及与字线WL1、WL2、WL3垂直的第一位线BL1。与图3a至图3e相同的附图标记表示相同的元件。
参见图19，在半导体衬底100上形成下电极110，所述下电极110呈沿着第一方向以恒定间隔彼此分隔开并且被设置成彼此平行的条纹图案。
参见图20，通过沉积绝缘层使得下电极110能够掩埋在绝缘层中，在形成有下电极110的半导体衬底100上形成层间绝缘层120。
接着，经由用作掩模的第一光致抗蚀剂图案PRl (限定形成用于导电图案140 (见图2)的导线的区域)而使下电极110的一侧的一部分和层间绝缘层120受到各向异性刻蚀，使得第一沟槽Tl形成在两个相邻字线WL2、WL3之间，以暴露出下电极110的一侧的一部分和两个相邻字线WL2、WL3之间的层间绝缘层120。
参见图21，在去除第一光致抗蚀剂图案PRl (见图20)之后，在所得结构的整个表面上沿着第一沟槽Tl的内壁形成阻变存储器的第一电阻层131。
在形成第一电阻层131之后，可以使第一电阻层131受到额外地刻蚀，以将第一电阻层131去除到期望的厚度，从而保证两个下电极110之间的空间，同时经由氧空位量的增加而改善电阻器的开关特性。
由于图19至图21中所示的下电极110、层间绝缘层120、第一光致抗蚀剂图案PR1、第一沟槽Tl以及第一电阻层131的材料和形成与图12至图14中所示的第一实施例相同，所以在此处将省略对其的重复描述。
参见图22，将光致抗蚀剂沉积在第一电阻层131上，接着曝光并显影以形成第二光致抗蚀剂图案PR2，所述第二光致抗蚀剂图案PR2将限定将要形成用于导电图案140 (见图2)的导线的区域。
接着，利用第二光致抗蚀剂图案PR2作为掩模，使下电极110的另一侧的一部分和层间绝缘层120受到各向异性刻蚀。结果，在两个相邻的字线WL1、WL2之间形成第二沟槽T2，以暴露出下电极110的另一侧的一部分和两个相邻字线WL1、WL2之间的层间绝缘层120。第一沟槽Tl和第二沟槽T2交替地布置并且彼此平行。
为了将呈现出不同电学特性的阻变存储器放置在下电极110的相对侧，例如仅在下电极110的另一侧刻蚀下电极110，并且执行刻蚀以允许两个相邻的下电极110彼此面对，如附图中所示。
参见图23，在所得结构的整个表面上沿着第二沟槽T2的内壁形成阻变存储器的第二电阻层132。第二电阻层132的材料和形成与第一实施例相同，所以在此处将省略对其的详细描述。
参见图24，使第二电阻层132、第二光致抗蚀剂图案PR2、第一电阻层131以及层间绝缘层120受到各向异性刻蚀，直到暴露出层间绝缘层120的上表面。例如，可以通过CMP来执行刻蚀。
随后，去除其余的第二光致抗蚀剂图案PR2。结果，在下电极110的一侧形成第一电阻层131，而在下电极110的另一侧形成第二电阻层132，以与第一电阻层131面对。
参见图25，在通过将导电材料沉积在第一电阻层131和第二电阻层132以及层间绝缘层120的上表面来形成导电层(未示出)之后，通过将导电层图案化成条纹形状来形成位线150，以与下电极110相交叉。
结果，形成位线150， 每个位线150具有向下形成的突出部A以与第一电阻层131或第二电阻层132接触。突出部A突出到比下电极110的上表面更低的高度。
除了位线150被形成为具有突出部A以外，本实施例中的位线150的材料与第一实施例相同，因此在此处将省略对其的重复描述。
制造阻变存储器单元的方法-实施例4
图26至图29是制造根据本发明的第四实施例的阻变存储器件的方法的截面图。在第四实施例中，首先将下电极形成为具有部分刻蚀的侧表面，接着是随后的工艺。形成下电极之后的工艺与第一实施例大体相同，因此只简要地描述。与第一实施例相同的附图标记表示相同的元件。
参见图26，在半导体衬底100上形成第一掩模层102。在形成光致抗蚀剂图案(未示出)之后，经由用作掩模的光致抗蚀剂图案而使第一掩模层102受到图案化。随后，暴露出将要形成图2的布局图中的彼此平行的多个字线WL1、WL2、WL3、…、WLn的区域。
将第一掩模层102形成到具有足够的厚度，以形成如图3b中所示的下电极的下部区域，并且第一掩模层102可以由相对于下电极的材料具有刻蚀选择性的材料形成。第一掩模层102可以经由化学气相沉积(CVD)而由氧化硅(Si02)、氮化硅(SiN)、氮氧化硅(SiON)或它们的组合形成。
随后，通过用导电材料填充暴露出的区域来形成下导电层104以形成下电极。可以通过沉积选自钼(Pt)、金(Au)、铝(Al)、铜(Cu)、钛(Ti)以及它们的合金，包括TiN或WN的氮化物电极材料，以及包括In2O3 = Sn (ITO)^SnO2:F (FTO)、SrTi03、LaNiO3等的氧化物电极材料中的至少一种来形成下导电层104。在沉积导电材料之后，可以执行适合的平坦化工艺，诸如回刻蚀或CMP。
参见图27，形成第二掩模层106以在形成有下导电层104的半导体衬底100上限定下电极的上部区域。将第二掩模层106形成为暴露出下导电层104的上表面的一部分。可以通过与第一掩模层102相同的工艺来形成第二掩模层106。另外,第二掩模层106可以由与第一掩模层102相同种类的材料形成，以相对于下导电层104具有刻蚀选择性。
在形成暴露出将要形成下电极的上部区域的区域的第二掩模层106之后，利用用于下电极的导电材料来填充暴露出的区域，以形成宽度比下导电层104更窄的上导电层108。形成上导电层108的工艺可以与用于下导电层104的工艺相同。以此方式，可以形成下电极使得下电极110的上侧表面被部分地刻蚀。
参见图28，通过在形成有被部分刻蚀的上侧表面的下电极110的所得结构上将绝缘材料沉积到期望的厚度来形成第一层间绝缘层120。可以在保留有第一掩模层102和第二掩模层106 (见图27)的下电极110的上侧将第一层间绝缘层120沉积到期望的厚度。替代地，在去除第一掩模层102和第二掩模层106 (见图27)之后，可以形成第一层间绝缘层 120。
接着，在第一层间绝缘层120上形成光致抗蚀剂图案PR3，所述光致抗蚀剂图案PR3用于限定将要形成用于导电图案的导线的区域。随后，经由用作掩模的光致抗蚀剂图案PR3使第一层间绝缘层120受到刻蚀，以在两个相邻的字线之间形成第一沟槽Tl，从而暴露出下电极110的一侧的一部分和两个相邻字线之间的层间绝缘层120。本实施例不需要相对于下电极110的额外刻蚀。
参见图29，在去除光致抗蚀剂图案PR3 (见图28)之后，在包括刻蚀区域的整个表面上沉积在一定的电压下呈现出高电阻变化的阻变材料以形成第一电阻层131，并且在第一电阻层131上沉积导电材料以形成用于形成导电图案的导线的第一导电层141。
用于形成第一电阻层131和第一导电层141的工艺可以与第一实施例相同。
随后，参照第一实施例的工艺，执行随后的工艺以制造根据图3b所示的实施例的阻变存储器件。
根据实施例，阻变存储器设置在与位线相交叉的一个字线的相对侧，使得在占据相同面积的同时可以使存储器单元的数目增加两倍。另外，设置在字线的相对侧的可变电阻层由在不同电压下呈现出电阻变化的不同材料构成，或由具有不同特性(诸如不同的厚度或不同大小的与电极的接触面积)的同种材料构成，使得两个阻变存储器可以根据字线和位线之间的电压差来储存不同的数据，由此实现多电平器件。
另外，阻变存储 器形成在字线的包括字线边缘的侧表面上，或形成在字线的已经刻蚀了字线的一部分的侧表面上。因而，当电压施加到字线以用于数据的编程、擦除或读取时，大部分电场集中在字线的边缘或被刻蚀的边缘，由此与现有阻变存储器相比以更低的电压将阻变存储器的操作使能。另外，可变电阻层可以形成得尽可能小，由此进一步降低操作电压。
尽管本文已经描述了一些实施例，但是本领域技术人员应当理解的是，给出这些实施例仅是出于说明的目的，在不脱离本发明的范围与精神的情况下，可以进行各种修改、变化以及替换。因此，本发明的范围应当仅由所附权利要求及其等同物来限定。
权利要求
1.一种阻变存储器件，包括: 下电极，所述下电极设置在衬底上； 第一电阻层和第二电阻层，所述第一电阻层和所述第二电阻层分别设置在所述下电极的相对侧，并且分别在不同的电压下呈现出电阻变化；以及 上电极，所述上电极设置在所述第一电阻层和所述第二电阻层上。
2.如权利要求1所述的阻变存储器件，其中，所述第一电阻层和所述第二电阻层设置在所述下电极的包括所述下电极的上相对边缘的相对侧。
3.如权利要求1所述的阻变存储器件，其中，所述第一电阻层和所述第二电阻层由不同的材料形成。
4.如权利要求1所述的阻变存储器件，其中，所述第一电阻层和所述第二电阻层由同种材料形成，具有分别不同厚度或分别不同大小的与所述下电极或所述上电极的接触面积。
5.如权利要求1所述的阻变存储器件，其中，所述第一电阻层和所述第二电阻层由选自金属氧化物层、PCMO层、硫族化物层、钙钛矿层以及掺金属的固态电解质层中的至少一种构成，所述 PCMO 层是 PivxCaxMnO3,0〈X〈1。
6.如权利要求1所述的阻变存储器件，其中，所述上电极包括突出部，所述突出部设置在所述第一电阻层和所述第二电阻层上，并且向下形成到比所述下电极的上表面更低的高度。
7.如权利要 求1所述的阻变存储器件，其中，所述上电极与导电图案接触，所述导电图案设置在所述第一电阻层和所述第二电阻层上，并且向下突出到比所述下电极的上表面更低的高度。
8.如权利要求1所述的阻变存储器件，其中，所述下电极的上部比下部窄。
9.如权利要求1所述的阻变存储器件，其中，所述阻变存储器件以单极性开关模式或双极性开关模式来操作。
10.一种阻变存储器件，包括: 多个第一导线，所述多个第一导线设置成彼此平行； 多个第二导线，所述多个第二导线设置成彼此平行，同时大体以直角与所述第一导线相交叉；以及 阻变存储器单元，所述阻变存储器单元设置在所述第一导线与所述第二导线之间的交叉处， 所述阻变存储器单元中的每个包括第一电阻层和第二电阻层，所述第一电阻层与所述第一导线中的相应一个第一导线的一侧连接，并且在一定的电压下呈现出电阻变化，所述第二电阻层与所述相应导线的相对侧连接，并且在与所述第一电阻层不同的电压下呈现出电阻变化。
11.如权利要求10所述的阻变存储器件，其中，所述第一电阻层和所述第二电阻层与所述相应第一导线的侧表面和所述相应第一导线的相对上边缘接触。
12.如权利要求10所述的阻变存储器件，其中，所述第二导线中的每个包括突出部，所述突出部分别设置在所述第一电阻层和所述第二电阻层上，并且向下形成到比所述第一导线的上表面更低的高度。
13.如权利要求10所述的阻变存储器件，其中，所述第二导线中的每个与导电图案接触，所述导电图案分别设置在所述第一电阻层和所述第二电阻层上，并且向下突出到比所述第一导线的上表面更低的高度。
14.如权利要求13所述的阻变存储器件，其中，所述第一电阻层或所述第二电阻层插入在所述第一导线和所述导电图案之间。
15.如权利要求10所述的阻变存储器件，其中，所述第一电阻层和所述第二电阻层分别由不同的材料形成。
16.如权利要求10所述的阻变存储器件，其中，所述第一电阻层和所述第二电阻层由同种材料形成，具有分别不同厚度或分别不同大小的与所述第一导线或所述第二导线的接触面积。
17.如权利要求10所述的阻变存储器件，其中，多个单位存储器层一个层叠在另一个上，所述多个单位存储器层中的每个由所述第一导线和所述第二导线以及设置在所述第一导线和所述第二导线之间的交叉处的所述阻变存储器单元构成。
18.如权利要求10所述的阻变存储器件，其中，所述第一导线中的每个的上部比下部窄。
19.如权利要求10所述的阻变存储器件，其中，所述阻变存储器件以单极性开关模式或双极性开关模式来操作。
20.一种阻变存储器件，包括: 多个第一数据线，所述多个第一数据线设置成彼此平行； 多个第二数据线，所述多个第二数据线设置成彼此平行，同时大体以直角与所述第一数据线相交叉；以及 第一阻变存储器和第二阻变存储器，所述第一阻变存储器和所述第二阻变存储器分别设置在位于所述第一数据线与所述第二数据线之间的每个交叉处的每个第一数据线的相对侧，并且在一定的电压下分别呈现出不同的电阻变化特性。
21.如权利要求20所述的阻变存储器件，其中，所述第二数据线通过形成在所述第一数据线之间的导电图案而与所述第一存储器和所述第二存储器连接。
22.如权利要求20所述的阻变存储器件，还包括: 控制器件，所述控制器件设置在每个第二数据线与所述第一阻变存储器和所述第二阻变存储器之间，以控制流入所述第一阻变存储器和所述第二阻变存储器的电流。
23.如权 利要求22所述的阻变存储器件，其中，所述控制器件包括二极管或晶体管。
24.如权利要求20所述的阻变存储器件，其中，所述第一阻变存储器和所述第二阻变存储器分别包括不同的电阻层，并且所述不同的电阻层在施加的电压下分别呈现出不同的电阻变化。
25.如权利要求20所述的阻变存储器件，其中，所述第一阻变存储器和所述第二阻变存储器中的每个在一个端部与所述第一数据线中的相应一个连接，并且在另一个端部与所述第二数据线中的相应一个连接。
26.如权利要求20所述的阻变存储器件，其中，多个单位存储器层一个层叠在另一个上以构成多层结构，所述多个单位存储器层中的每个由所述第一数据线和所述第二数据线以及设置在所述第一导线和所述第二导线之间的交叉处的所述第一阻变存储器和所述第二阻变存储器构成。
27.如权利要求20所述的阻变存储器件，其中，所述阻变存储器件以单极性开关模式或双极性开关模 式来操作。
全文摘要
本发明公开了一种阻变存储器件，所述阻变存储器件包括下电极，所述下电极设置在衬底上；第一电阻层和第二电阻层，所述第一电阻层和所述第二电阻层分别设置在下电极的相对侧，并且分别在不同的电压下呈现出电阻变化；以及上电极，所述上电极设置在第一电阻层和第二电阻层上。
文档编号G11C11/56GK103199193SQ201210591220
公开日2013年7月10日 申请日期2012年12月31日 优先权日2012年1月4日
发明者李宰演 申请人:爱思开海力士有限公司