专利名称：一种rram写电路的制作方法
技术领域：
本发明涉及阻变存储器设计技术领域，尤其涉及到一种RRAM写电路。
背景技术：
阻变存储器(RRAM)因其在各方面的性能优势，如存储单元结构简单、工作速度快、功耗低、信息保持稳定、具有不挥发性、而且易于实现三维立体集成和多值存储等，已经成为存储器的研究热点。阻变存储器中变阻材料的阻值可以通过对其上下电极施加电压或者电流的不同而改变，呈现出低阻和高阻两种状态，用这两种状态来存储逻辑‘0’和逻辑‘I’。对阻变单元的写操作存在置位(set)和复位(reset)两个过程，其中置位过程是将变阻由高阻状态变成低阻状态，复位过程是将变阻由低阻状态变成高阻状态。目前写操作过程中存在最大问题是置位与复位过程需要字线所加的电压不同，即阻变材料由高阻变低阻过程需要限流而反之则不需要。这就使得字线译码器不仅一个选择开关的作用，同时还要能供提供限流功能。而这样设计不仅会增加行译码电路设计的复杂度，而且使得不能同时写入包含‘0’和‘I’的多位数据信号。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的一个目的在于提出一种具有能够限流，允许同时写入多位数据信号的RRAM写电路。根据本发明实施例的RRAM写电路，包括:存储单元阵列，所述存储单元阵列包括M行N列存储单元，其中每个所述存储单元包括一个电阻和一个晶体管，其中，所述晶体管的漏极经过所述电阻与位线相连，所述晶体管的栅极与字线相连，每一列所述晶体管的源极相连；和限流模块，所述限流模块包括与N列存储单元相对应的N个限流晶体管，所述限流晶体管的漏极与对应列的所述存储单元的源极相连，所述限流晶体管的栅极接限流电压，所述限流晶体管的源极与源线相连。本发明提出了置位过程中位线限流的RRAM写电路，在不增加面积的情况下，使得译码电路结构简单，而且能够并行写入包含‘0’和‘I’的多位数据信号。本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:图1是本发明实施例的RRAM写电路及阵列的结构示意图；图2是本发明实施例与现有的RRAM写电路的操作条件曲线的比较图。
具体实施例方式下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。本发明提出了一种在位线上加入限流模块来代替字线电压切换起限流作用的RRAM写电路，本发明能使得译码电路结构简单，而且能够同时写入包含‘0’和‘I’的多位数
据信号。根据本发明实施例的RRAM写电路，包括:存储单元阵列100和限流模块200。其中，存储单元阵列100包括M行N列存储单元，其中每个存储单元包括一个电阻和一个晶体管，其中，晶体管的漏极经过电阻与位线相连，晶体管的栅极与字线相连，每一列晶体管的源极相连。其中限流模块200包括与N列存储单元相对应的N个限流晶体管，限流晶体管的漏极与对应列的存储单元的源极相连，限流晶体管的栅极接限流电压，限流晶体管的源极与源线相连。RRAM存储器的置位过程需要晶体管的限流作用，阻变单元置位后的阻值根据置位过程中流过阻变单元电流大小的不同而不同，流过的电流越大阻变单元低阻阻值越小，流过的电流越小阻变单元低阻阻值越大。根据晶体管1-V特性可知，当晶体管工作在饱和区时，流过晶体管的电流将基本保持不变，而又依据栅极上电压值的不同最终维持在不同的电流值。限流晶体管的工作原理就是利用这种特性，同时又将字线译码器独立出来，使字线译码器紧起到译码选通的作用，从而能够实现包含“O”和“ I ”的多字节数据写入。本发明提出了置位过程中位线限流的RRAM写电路，在位线上加入限流管来代替字线电压切换起限流的作用，在不增加面积的情况下，使得译码电路结构简单，而且能够并行写入包含‘0’和‘I’的多位数据信号。如图2所示，虚线为本发明的增加了限流模块(S卩1T1R+1T)的RRAM的仿真结果，实线为现有技术的无限流模块(ITlR)的RRAM的仿真结果。前者用限流管限流，后者用ITlR单元中的晶体管限流，可以看出，首先两者结果基本相同，也就是说位线上加入限流管的结构与ITlR结构相比较可以达到相同的限流效果，其次当包含‘0’和‘I’的多位数据信号写入时，位线上加入限流管的结构可以实现根据输入信号的不同决定限流与否，真正实现了数据的并行写入，提高了写速率。而目前普遍采用的结构的限流方式因其只能选择限整行单元或者选择整行单元全部不限流的方式从而只能实现全“O”数据或全“I”数据的同时写入。在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
权利要求
1.一种RRAM写电路，其特征在于，包括: 存储单元阵列，所述存储单元阵列包括M行N列存储单元，其中每个所述存储单元包括一个电阻和一个晶体管，其中，所述晶体管的漏极经过所述电阻与位线相连，所述晶体管的栅极与字线相连，每一列所述晶体管的源极相连；和 限流模块，所述限流模块包括与N列存储单元相对应的N个限流晶体管，所述限流晶体管的漏极与对应列的所述存储单元的源极相连，所述限流晶体管的栅极接限流电压，所述限流晶体管的源极与源线相连。
全文摘要
本发明提出一种RRAM写电路，包括存储单元阵列，存储单元阵列包括M行N列存储单元，其中每个存储单元包括一个电阻和一个晶体管，其中，晶体管的漏极经过电阻与位线相连，晶体管的栅极与字线相连，每一列晶体管的源极相连；和限流模块，限流模块包括与N列存储单元相对应的N个限流晶体管，限流晶体管的漏极与对应列的存储单元的源极相连，限流晶体管的栅极接限流电压，限流晶体管的源极与源线相连。本发明提出了置位过程中位线限流的RRAM写电路，在不增加面积的情况下，使得译码电路结构简单，而且能够并行写入包含‘0’和‘1’的多位数据信号。
文档编号G11C11/56GK103198860SQ20131008457
公开日2013年7月10日 申请日期2013年3月15日 优先权日2013年3月15日
发明者于杰, 焦斌, 伍冬, 吴华强, 钱鹤 申请人:清华大学