存储器、通过测试机台对存储器进行测试的方法与流程

本发明涉及半导体技术领域，尤其涉及一种存储器、通过测试机台对存储器进行测试的方法。

背景技术：
随着半导体工艺尺寸的不断缩小，嵌入式存储器可能存在的缺陷数量及缺陷类型越来越多。嵌入式存储器的测试技术包括：直接测试、用嵌入式处理器进行测试和内建自测试技术（MemoryBuiltInSelf-Test，MBIST）。与其它两种技术相比，存储器的内建自测试技术具体很多优势，例如，可以实现可测性设计的自动化、自动实现通用存储器测试算法、可利用系统时钟进行“全速”测试以及可针对每一个存储单元提供自诊断和自修复功能等。从高测试质量、低测试成本的角度考虑，MBIST成为目前嵌入式存储器测试的主流技术。图1示出了现有的一种存储器的结构示意图。如图1所示，所述存储器10包括：逻辑控制电路11和闪存12，还包括：电源引脚VDD、时钟引脚CLK、测试引脚VPP、数据引脚I/O、接地引脚GND、检测节点a和数据节点b。测试时，机台通过所述电源引脚VDD向所述存储器10提供电源电压、通过时钟引脚CLK向所述存储器10发送时钟信号；并且，机台按照时钟信号的频率通过所述数据引脚I/O向所述数据节点b发送测试数据，所述测试数据由所述逻辑控制电路11解码，并对闪存12等存储电路进行测试。测试完成后，测试结果在所述逻辑控制电路11的控制下由所述数据节点b通过所述数据引脚I/O返回机台。在某些具体测试项目中，机台还需要由测试引脚VPP通过所述检测节点a测量闪存12的电压、电流等数据以判断所述闪存12的性能是否良好。对于KALOSI测试机台来说，一个机台通常包括16个模组（module），每个模组包括4个电源端和48个通道（channel）。那么，这种机台共包括16×48=768个通道。对于存储器来说，与机台通道相连的引脚的数目决定着并行测试（ParallelTest）的芯片数量。图1所示的存储器在KALOSI测试机台上进行测试时至少需要占用四个通道，即电源引脚VDD、时钟引脚CLK、数据引脚I/O和测试引脚VPP等4个引脚分别占用一个通道。这样，KALOSI测试机台可同时测试的存储器的数量为768/4=192个。现有技术中，并行测试的存储器的数量少，测试效率不高。

技术实现要素：
本发明解决的是现有技术中对存储器并行测试时效率不高的问题。为解决上述问题，本发明提供一种存储器，包括：适于检测存储器的性能参数的检测节点和适于接收测试数据的数据节点，还包括：复用引脚，适于向所述数据节点提供测试数据或者通过所述检测节点检测存储器的性能参数；识别单元，连接所述复用引脚，适于在所述复用引脚提供测试数据且所述测试数据包含预设控制数据时输出第一切换信号，否则输出第二切换信号；切换单元，连接所述识别单元，适于在所述第一切换信号的控制下将所述复用引脚与所述检测节点连接；所述切换单元还适于在所述第二切换信号的控制下将所述复用引脚与所述数据节点连接。可选地，所述切换单元为开关元件，所述开关元件包括：适于接收所述第一切换信号或所述第二切换信号的控制端，与所述复用引脚连接的输入端，与所述检测节点连接的第一输出端，以及与所述数据节点连接的第二输出端。可选的，所述存储器还包括：适于提供电源电压的电源引脚、适于接收时钟信号的时钟引脚和接地引脚。可选的，所述存储器还包括：连接所述时钟引脚、识别单元和切换单元的计数单元，所述计数单元适于在所述识别单元输出第一切换信号时触发对所述时钟引脚提供的时钟信号进行计数，当计数值等于预设阈值时控制所述识别单元输出第二切换信号。可选的，所述数据节点还适于提供测试结果，所述复用引脚还适于接收所述数据节点发送的测试结果。相应地，本发明还提供一种通过测试机台对存储器进行测试的方法，所述测试机台包括若干测试通道，所述存储器包括复用引脚、适于检测存储器的性能参数的检测节点和适于接收测试数据的数据节点，所述方法包括：通过与所述存储器的复用引脚连接的测试通道向所述复用引脚发送测试数据；若所述复用引脚接收的测试数据包含预设控制数据，则将所述复用引脚与所述检测节点连接以通过所述检测节点获取存储器的性能参数；否则将所述复用引脚与所述数据节点连接。可选的，所述存储器还包括电源引脚和时钟引脚，所述方法还包括：通过与所述存储器的电源引脚连接的测试通道提供电源电压，通过与所述存储器的时钟引脚连接的测试通道提供时钟信号。可选的，所述存储器还包括计数单元，所述方法还包括：在所述复用引脚与所述检测节点连接时触发所述计数单元对所述时钟引脚提供的时钟信号开始计数，当计数值等于预设阈值时，将所述复用引脚与所述数据节点连接。可选的，所述存储器的数据节点还适于提供测试结果，所述复用引脚还适于接收所述测试结果，所述方法还包括：在执行完测试后，通过与所述存储器的复用引脚连接的测试通道接收所述存储器的复用引脚发送的测试结果。与现有技术相比，本发明的技术方案具有以下优点：本发明技术方案的存储器中，复用引脚既可以与检测节点相连，也可以与数据节点相连，从而实现提供测试数据或者检测存储器的性能参数的功能复用。换句话说，本发明存储器的复用引脚替代了现有技术中存储器的数据引脚和测试引脚。这样，在使用机台进行测试时，可以节省占用机台的测试通道，从而增加了并行测试时存储器的数量，提高了并行测试的效率。附图说明图1是现有的一种存储器的结构示意图；图2是本发明存储器的实施例一的结构示意图；图3是图2中切换单元的一种实现方式的电路示意图；图4是本发明存储器的实施例二的结构示意图；图5是现有的存储器的测试结果示意图；图6是本发明存储器的测试结果示意图；图7是本发明存储器和现有的存储器在外加高压测试模式下的标准偏差分布示意图；图8是本发明通过测试机台对存储器进行测试的方法的实施例一的流程示意图；图9是本发明通过测试机台对存储器进行测试的方法的实施例二的流程示意图。具体实施方式正如背景技术中所述，现有技术的存储器，其测试引脚和数据引脚分开独立设置，所述测试引脚与检测节点相连，适于检测存储器的电压、电流等性能参数，所述数据引脚与数据节点相连，适于向所述数据节点提供测试数据或者在逻辑控制电路的控制下发送测试结果。现有的存储器在并行测试时占用的机台的测试通道较多，从而导致并行测试的效率不高。本发明提供了一种包含复用引脚的存储器，所述复用引脚在切换单元的控制下与检测节点相连时适于通过所述检测节点检测存储器的性能参数，所述复用引脚在切换单元的控制下与数据节点相连时适于向所述数据节点提供测试数据。这样，本发明技术方案的存储器即利用复用引脚替代了现有的测试引脚和数据引脚。本发明的存储器在并行测试时可以节省一个机台上的测试通道，从而可以增加并行测试的存储器的数据，进而提高了并行测试的效率。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。图2示出了本发明存储器的实施例一的结构示意图。参考图2，所述种存储器100包括：适于检测存储器的性能参数的检测节点a和适于接收测试数据的数据节点b、复用引脚MUL、识别单元110和切换单元120。所述复用引脚MUL，适于向所述数据节点b提供测试数据或者通过所述检测节点a检测存储器100的性能参数。所述识别单元110，连接所述复用引脚MUL，适于在所述复用引脚MUL提供测试数据且所述测试数据包含预设控制数据时输出第一切换信号，否则输出第二切换信号。为方便描述，本实施例中将所述第一切换信号与所述第二切换信号标识为控制信号CTR。另外，在具体应用中，可以根据实际需求任意设定所述预设控制数据，只要能够与测试项目中的其他控制数据相区分即可。举一个简单的例子，假设现有的存储器测试包括10个不同的测试项目：测试项目1、测试项目2、……、测试项目10；与测试项目1对应的控制数据为Test1、与测试项目2对应的控制数据为Test2、……、与测试项目10对应的控制数据为Test10；其中，用于检测存储器的性能参数的测试项目为测试项目1。那么，在本实施例中可以直接将所述测试项目1的控制数据Test1设置为所述预设控制数据，以区别测试项目2～测试项目10的控制数据Test2～Test10。这样，若所述复用引脚MUL提供的测试数据中包含所述测试项目1所对应的控制数据Test1时，所述识别单元110输出第一切换信号；反之，若所述复用引脚MUL提供的测试数据中未包含所述控制数据Test1时，所述识别单元110输出第二切换信号。另外在其他实施例中，还可以在所述测试项目1所对应的测试数据中增加预设控制数据test11，所述测试项目1中原有的控制数据Test1和增加的预设控制数据test11共同组成所述测试项目1的新控制数据。这样，只有对存储器进行测试项目1的测试时，所述识别单元110识别出所述复用引脚MUL提供的测试数据中包含所述预设控制数据Test11，因此，所述识别单元110输出第一切换信号；否则，对存储器进行其他测试项目的测试时，所述识别单元110输出第二切换信号。当然，以上两种关于预设控制数据的设置方式仅为举例说明，本发明对此不做限制。继续参考图2，所述切换单元120，连接所述识别单元110，适于在所述识别单元110输出的控制信号CTR为第一切换信号时将所述复用引脚MUL与所述检测节点a连接；所述切换单元120还适于在所述控制信号CTR为第二切换信号时将所述复用引脚MUL与所述数据节点b连接。参考图3，在本实施例中，所述切换单元120可以为开关元件。所述开关元件包括：适于接收所述控制信号CTR（包括第一切换信号或所述第二切换信号）的控制端CTL，与所述复用引脚MUL连接的输入端IN，与所述检测节点a连接的第一输出端OUT1，以及与所述数据节点b连接的第二输出端OUT2。具体地，当所述控制信号CTR为第一切换信号时，所述开关元件的输入端IN与所述开关元件的第一输出端OUT1相连，如图3中开关元件的虚线连接。这样，所述复用引脚MUL即实现了与所述检测节点a的连接，所述复用引脚MUL可通过所述检测节点a对存储器的电压、电流等性能参数进行检测。当所述控制信号CTR为第二切换信号时，所述开关元件的输入端IN与所述开关元件的第二输出端OUT2相连，如图3中开关元件的实线连接。这样，所述复用引脚MUL即实现了与所述数据节点b的连接。继续参考图2，所述存储器100还可以包括：适于提供电源电压的电源引脚VDD、适于接收时钟信号的时钟引脚CLK和接地引脚GND。所述电源引脚VDD、时钟引脚CLK和接地引脚GND与现有技术中的相应引脚相类似，在此不再赘述。需要说明的是，在实施例一中，所述数据节点b还适于提供测试结果，所述复用引脚MUL还适于接收所述数据节点b发送的测试结果。图4示出了本发明存储器的实施例二的结构示意图。参考图4，实施例二的存储器与实施例一的区别之处在于：所述存储器100还可以包括：连接所述时钟引脚CLK和识别单元110的计数单元150。所述计数单元150适于在所述识别单元110输出第一切换信号时触发对所述时钟引脚CLK提供的时钟信号进行计数，当计数值等于预设阈值时控制所述识别单元110输出第二切换信号。具体地，所述切换单元120在接收到所述第二切换信号时，将所述复用引脚MUL与所述数据节点b相连。在具体实用中，当所述复用引脚MUL提供的测试数据中包含预设控制数据时，所述识别单元110输出第一切换信号，所述切换单元在所述第一切换信号的控制下将所述复用引脚MUL与所述检测节点a相连以实现对存储器的性能参数的检测。所述第一切换信号同时触发所述计数单元150对时钟引脚CLK的时钟信号进行计数。具体地，当所述复用引脚MUL通过所述检测节点a检测存储器的电压、电流等性能参数时，所述时钟引脚CLK停止发送时钟信号。当执行完对所述存储器的性能参数的检测之后，所述时钟引脚CLK开始发送时钟信号，所述计数单元150亦即开始计数。当计数值等于预设阈值时，所述计数单元150控制所述识别单元110输出第二切换信号。在所述第二切换信号的控制下，所述切换单元120将所述复用引脚MUL切换至与所述数据节点b相连。所述预设阈值可以为10，也就是说，当所述计数单元150检测到所述时钟引脚CLK发送的时钟信号为10个时控制所述识别单元110输出所述第二切换信号。当然，还可以根据实际需要设定其他的预设阈值，本发明对此不做限制。以上两个实施例中，存储器的复用引脚在切换单元的控制下可以与检测节点相连以实现对存储器的性能参数的检测，也可以与数据节点相连以提供测试数据或者发送测试结果，换句话说，本发明存储器的复用引脚实现了现有技术中测试引脚和数据引脚的功能。本发明的存储器在利用机台进行并行测试时仅需要占用三个测试通道，即利用引脚、时钟引脚和电源引脚分别占用一个测试通道。这样可以增加并行测试时的存储器的数量，从而提高了并行测试的效率。另外，本发明存储器在并行测试时所需的引脚数量较少，因此也可以减少由于操作不当而导致的存储器的损坏机率，进而提高存储器的可靠性。发明人对本发明存储器和现有技术的存储器的测试结果进行了比对分析。两次测试中的存储器对应相同的工艺，且两种存储器均利用相同的测试机台，施加的电压也均为9.8V。经过测试：现有技术的存储器出现错误位元为676个；本发明技术方案的存储器出现错误位元691个，且现有技术中出现的676个错误位元均被本发明存储器的错误位元所覆盖。也就是说，本发明技术方案不会漏检存储器中的错误位元，这样就保证了本发明技术方案的存储器的可靠性。参考图5和图6，图5所示的是现有技术的存储器的部分检测结果；图6所示的是本发明存储器的部分检测结果。图5和图6中的X代表存储器的某一扇区所在的行，Y代表存储器的某一扇区所在的列，如X=0，Y=186表示存储器中第0行、第186列的扇区；扇区地址后面的8位代表该扇区内各个位元的电流值。对比图5和图6可以看出：现有技术的存储器中有五位错误位元（如图5中用圆圈圈出来的位元）；而本发明存储器也对应检测出五个错误位元（如图6中用圆圈圈出来的位元）。这两组错误位元所对应的地址是相同的，这也说明本发明技术方案的存储器可靠性没有受到影响。进一步地，发明人还统计分析了本发明存储器与现有的存储器在外加高压测试模式下的偏差分布情况。如图7所示，横坐标表示的是某一扇区cell的电流值，单位为μA；纵坐标表示的是该扇区cell的标准偏差（Sigma）。发明人经过统计分析：本发明存储器与现有技术的存储器在外加相同的高压下，其对应扇区的标准偏差曲线基本上重合，也就是说，本发明存储器与现有的存储器表现出相同的偏差分布。这也再一次验证了本发明存储器的性能、可靠性等均未受到影响。相应地，本发明还提供一种通过测试机台对存储器进行测试的方法，所述测试机台包括若干测试通道，所述存储器包括复用引脚、适于检测存储器的性能参数的检测节点和适于接收测试数据的数据节点。所述存储器的结构可参考上述实施例一和实施例二中的存储器结构，在此不再赘述。图8示出了本发明通过测试机台对存储器进行测试的方法的实施例一的流程示意图。参考图8，所述通过测试机台对存储器进行测试的方法包括：首先，执行步骤S1：发送测试数据。具体地，通过与所述存储器的复用引脚连接的测试通道向所述复用引脚发送测试数据。其次，执行步骤S2：判断测试数据是否包含预设控制数据。然后，若所述复用引脚接收的测试数据包含预设控制数据，则执行步骤S3：将复用引脚与检测节点连接以通过所述检测节点获取存储器的性能参数；否则，则执行步骤S4：将所述复用引脚与数据节点连接。在具体实施例中，所述存储器还可以包括电源引脚和时钟引脚，所述方法还可以包括：通过与所述存储器的电源引脚连接的测试通道提供电源电压，通过与所述存储器的时钟引脚连接的测试通道提供时钟信号。另外，在本实施例中，所述存储器的数据节点还适于提供测试结果，所述复用引脚还适于接收所述测试结果，所述方法还包括：在执行完测试后，通过与所述存储器的复用引脚连接的测试通道接收所述存储器的复用引脚发送的测试结果。图9示出了本发明通过测试机台对存储器进行测试的方法的实施例二的流程示意图。参考图9，与实施例一的区别之处在于：所述存储器还包括计数单元，所述方法还包括：在执行步骤S3将复用引脚与所述检测节点连接后，执行步骤S5，触发计数单元对时钟引脚提供的时钟信号开始计数。然后，执行步骤S6：判断计数值是否等于预设阈值。当计数值等于预设阈值时，执行步骤S4：将所述复用引脚与数据节点连接。否则，执行步骤S7：继续计数。并返回执行步骤S6：判断计数值是否等于预设阈值。所述步骤S6和步骤S7循环执行，直至所述计数单元的计数值等于预设阈值时，执行步骤S4。本发明提供的通过测试机台对存储器进行测试的方法中，所述存储器的复用引脚在接收到的测试数据包含预设控制数据时与检测节点相连，否则与数据节点相连，这样所述复用引脚就实现了现有技术中测试引脚与数据引脚的功能。从而在测试时所述存储器占用的机台的测试通道的数量减少，因此并行测试的存储器的数据增加了，进而提高了并行测试的效率。虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。