移位寄存器单元、移位寄存器、阵列基板及显示装置制造方法
【专利摘要】本发明提供一种移位寄存器单元、移位寄存器、阵列基板和显示装置，其特征在于，该移位寄存器单元包括：采样单元、输出单元、复位单元；采样单元与采样信号输入端、第一时钟信号输入端连接，输出单元与输出端、第一电源、第三电源和第二时钟信号输入端连接，复位单元与第一时钟信号输入端和第二电源连接；采样单元用于在第一时钟信号输入端的控制下对采样信号输入端的输入信号进行采样，将得到的采样信号传送至输出单元；输出单元用于在第二时钟信号输入端的控制下，将采样信号输出至输出端和采样单元；复位单元用于在第一时钟信号输入端的控制下向输出单元发出复位控制信号进行复位。
【专利说明】移位寄存器单元、移位寄存器、阵列基板及显示装置
【技术领域】
[0001]本发明涉及液晶显示【技术领域】，特别涉及一种移位寄存器单元、移位寄存器、阵列基板及显示装置。
【背景技术】
[0002]有机发光二极体面板(ActiveMatrix Organic Light Emitting Diode,简称:AMOLED)的应用越来越重要。AMOLED的像素显示器件为有机发光二极管(OrganicLight-Emitting Diode,以下简称0LED)，OLED具有高亮度、宽视角、响应速度快等优点被广泛应用于高性能显示面板中，AMOLED能够发光是通过开关管逐行扫描驱动薄膜晶体管在饱和状态下产生驱动电流，该驱动电流驱动OLED发光。阵列基板行驱动扫描电路(Gate OnArray,简称G0A)是将行驱动扫描电路集成在阵列基板上，形成栅极驱动电路。通过采用低温多晶娃技术，使得薄I旲晶体管具有较闻的迁移率，可以实现驱动电路和像素电路的闻度集成，从而简化电路。
[0003]图1为现有技术中的移位寄存器单元的结构示意图，如图1所示，该移位寄存器单元包括:用于接收输入信号的输入控制单元、用于接受复位信号的复位单元、时钟信号输入端，薄膜晶体管Tl、薄膜晶体管T2和电容C，其中，薄膜晶体管Tl和薄膜晶体管T2为低温多晶硅薄膜晶体管。该电路工作状态分为采样、输出、复位三个阶段，该电路可以作为用于AMOLED显示的行驱动扫描电路，行驱动扫描电路用于产生像素电路的行选通信号。现有技术存在如下问题:在此种电路结构设计下，由于薄膜晶体管T2存在漏电流的问题，会改变节点NI的电压，从而降低电路的稳定性。
【发明内容】
[0004]本发明提供一种移位寄存器单元、移位寄存器、阵列基板及显示装置，其可以保证节点的电压，消除薄膜晶体管漏电流的问题，提高行扫描驱动信号的稳定性。
[0005]为实现上述目的，本发明提供一种移位寄存器单元，包括:采样单元、输出单元、复位单元；所述采样单元与采样信号输入端、第一时钟信号输入端连接，所述输出单元与输出端、第一电源、第三电源和第二时钟信号输入端连接，所述复位单元与所述第一时钟信号输入端和第二电源连接；
[0006]所述采样单元用于在所述第一时钟信号输入端的控制下对所述采样信号输入端的输入信号进行采样，将得到的采样信号传送至所述输出单元；
[0007]所述输出单元用于在所述第二时钟信号输入端的控制下，将所述采样信号输出至所述输出端和所述采样单元；
[0008]所述复位单元用于在所述第一时钟信号输入端的控制下向所述输出单元发出复位控制信号进行复位。
[0009]可选地，所述第一时钟信号输入端输出的信号和所述第二时钟信号输入端输出的信号反相。[0010]可选地，所述采样单元包括第三开关管和第六开关管，所述输出单元包括第一开关管、第二开关管、第一电容、第二电容和第七开关管，所述复位单元包括第四开关管和第五开关管；
[0011]所述第一开关管的栅极与所述第四开关管的第一极、第五开关管的第二极和所述第二电容的第一端连接，所述第一开关管的第一极与第一电源连接，所述第一开关管的第二极与所述输出端连接；
[0012]所述第二开关管的栅极与所述第一电容的第一端和所述第三开关管的第一极连接，所述第二开关管的第一极与所述第一电容的第二端和所述输出端连接，所述第二开关管的第二极与第二时钟信号输入端连接；
[0013]所述第三开关管、第六开关管的栅极与所述第一时钟信号输入端连接，所述第三开关管的第一极与所述第五开关管的栅极连接，所述第三开关管的第二极与所述第六开关管的第一极连接，所述第六开关管的第一极与所述第七开关管的第一极连接，所述第六开关管的第二极与所述采样信号输入端连接，接收来自所述采样信号输入端的输入信号；
[0014]所述第四开关管的栅极与所述第一时钟信号输入端连接，所述第四开关管的第一极与所述第五开关管的第二极连接，所述第四开关管的第二极与所述第二电源连接；所述第五开关管的第一极与所述第一时钟信号输入端连接，所述第五开关管的第二极与所述第二电容的第一端连接；
[0015]所述第七开关管的栅极与第二极连接，所述第七开关管的栅极与所述第二开关管的第一极和所述输出端连接；
[0016]所述第二电容的第二端与第三电源连接。
[0017]可选地，所述第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管包括薄膜晶体管。
[0018]可选地，所述薄膜晶体管包括N型薄膜晶体管或P型薄膜晶体管。
[0019]可选地，当所述第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管均为P型薄膜晶体管时，所述第一电源、所述第三电源输出高电平，所述第二电源输出低电平；
[0020]在第一时间段内，所述米样信号输入端输出低电平，所述第一时钟信号输入端输出低电平，所述第二时钟信号输入端输出高电平，所述输出端输出高电平；
[0021]在第二时间段内，所述米样信号输入端输出高电平，所述第一时钟信号输入端输出高电平，所述第二时钟信号输入端输出低电平，所述输出端输出低电平；
[0022]在第三时间段内，所述米样信号输入端输出高电平，所述第一时钟信号输入端输出低电平，所述第二时钟信号输入端输出高电平，所述输出端输出高电平。
[0023]可选地，当所述第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管均为N型薄膜晶体管时，所述第一电源、所述第三电源输出低电平，所述第二电源输出高电平；
[0024]在第一时间段内，所述米样信号输入端输出高电平，所述第一时钟信号输入端输出低电平，所述第二时钟信号输入端输出低电平，所述输出端输出低电平；
[0025]在第二时间段内，所述米样信号输入端输出低电平，所述第一时钟信号输入端输出低电平，所述第二时钟信号输入端输出高电平，所述输出端输出高电平；[0026]在第三时间段内，所述米样信号输入端输出低电平，所述第一时钟信号输入端输出高电平，所述第二时钟信号输入端输出低电平，所述输出端输出低电平。
[0027]为实现上述目的，本发明提供一种移位寄存器，包括n个级联的如权利要求1-5任一所述的移位寄存器单元，所述n为大于I的整数，其中，第I个所述移位寄存器单元的输入端连接至所述移位寄存器的采样信号输入端，第n个所述移位寄存器单元的输出端连接至所述移位寄存器单元的信号输出端。
[0028]为实现上述目的，本发明提供一种阵列基板，包括上述的移位寄存器。
[0029]为实现上述目的，本发明提供一种显示装置，包括上述的阵列基板。
[0030]为实现上述目的，本发明提供一种用于产生行驱动扫描信号的方法，包括:采样单元、输出单元、复位单元；所述采样单元与采样信号输入端、第一时钟信号输入端连接，所述输出单元与输出端、第一电源、第三电源和第二时钟信号输入端连接，所述复位单元与所述第一时钟信号输入端和第二电源连接；
[0031]该方法包括:
[0032]第一阶段:所述采样单元用于在所述第一时钟信号输入端的控制下对所述采样信号输入端的输入信号进行采样，将采样得到的采样信号传送至所述输出单元；
[0033]第二阶段:所述输出单元用于在所述第二时钟信号输入端的控制下，将所述采样信号输出至所述输出端和所述采样单元；
[0034]第三阶段:所述复位单元用于在所述第一时钟信号输入端的控制下向所述输出单元发出复位控制信号。
[0035]本发明提供的移位寄存器单元、移位寄存器、阵列基板和显示装置，该移位寄存器单元包括:采样单元与采样信号输入端、第一时钟信号输入端连接，输出单元与输出端、第一电源、第三电源和第二时钟信号输入端连接，复位单元与第一时钟信号输入端和第二电源连接；采样单元用于在第一时钟信号输入端的控制下对采样信号输入端的输入信号进行采样，将采样得到的采样信号传送至输出单元；输出单元用于在第二时钟信号输入端的控制下，将采样信号输出至输出端和采样单元；复位单元用于在第一时钟信号输入端的控制下向输出单元发出复位控制信号进行复位，其可以保证节点的电压，消除薄膜晶体管漏电流的问题，提高行扫描驱动信号的稳定性。
【专利附图】
【附图说明】
[0036]图1为现有技术中移位寄存器单元的结构示意图；
[0037]图2为本发明实施例一提供的一种移位寄存器单元的结构示意图；
[0038]图3为实施例一中的移位寄存器单元的时序图；
[0039]图4为实施例一中的移位寄存器单元的采样阶段等效电路示意图；
[0040]图5为实施例一中的移位寄存器单元的输出阶段等效电路示意图；
[0041]图6为实施例一中的移位寄存器单元的复位阶段等效电路示意图；
[0042]图7为本发明实施例二提供的一种移位寄存器的结构示意图。
【具体实施方式】
[0043]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种移位寄存器单元、移位寄存器、阵列基板和显示装置作进一步详细描述。
[0044]图2为本发明实施例一提供的一种移位寄存器单元的结构示意图，如图2所示，该移位寄存器单元包括:采样单元、输出单元、复位单元；采样单元与采样信号输入端、第一时钟信号输入端CLK连接,输出单兀与第一电源、第三电源、第二时钟信号输入端CLKB和输出端G (n)连接，复位单元与第一时钟信号输入端CLK和第二电源连接；采样单元用于在第一时钟信号输入端CLK的控制下对采样信号输入端的输入信号进行采样，将得到的采样信号传送至输出单元；输出单元用于在第二时钟信号输入端CLKB的控制下，将采样信号输出至输出端和采样单元；复位单元用于在第一时钟信号输入端CLK的控制下向输出单元发出复位控制信号，输出单元根据复位控制信号进行复位。
[0045]本实施例中，在相邻的两个移位寄存器存储单元中，前一级移位寄存器单元的输出端的输出信号G (n)作为本级移位寄存器单元的输入信号INPUT。
[0046]优选地，采样单元包括第三开关管T3和第六开关管T6，输出单元包括第一开关管Tl、第二开关管T2、第一电容Cl、第二电容C2和第七开关管17，复位单元包括第四开关管T4和第五开关管T5。
[0047]具体地，第一开关管Tl的栅极与第四开关管T4的第一极、第五开关管T5的第二极和第二电容的第一端连接，第一开关管Tl的第一极与第一电源VGH连接，第一开关管Tl的第二极与输出端INPUT连接；第二开关管T2的栅极与第一电容Cl的第一端和第三开关管T3的第一极连接，第二开关管T2的第一极与第一电容Cl的第二端和移位寄存器单元的信号输出端G (n)连接，第二开关管T2的第二极与第二时钟信号输入端CLKB连接；第三开关管T3、第六开关管T6的栅极与第一时钟信号输入端CLK连接，第三开关管T3的第一极与第五开关管T5的栅极连接，第三开关管T3的第二极与第六开关管T6的第一极连接，第六开关管T6的第一极与第七开关管T7的第一极连接，第六开关管T6的第二极与移位寄存器单元的采样信号输入端INPUT连接，接收来自采样信号输入端INPUT的输入信号；第四开关管T4的栅极与第一时钟信号输入端CLK连接，第四开关管T4的第一极与第五开关管T5的第二极连接，第四开关管T4的第二极与第二电源VGH连接；第五开关管T5的第一极与第一时钟信号输入端CLK连接，第五开关管T5的第二极与第二电容C2的第一端连接；第七开关管T7的栅极与第二极连接，第七开关管T7的栅极与第二开关管T2的第一极和输出端G(n)连接；第二电容C2的第二端与第三电源VGL连接；第一时钟信号输入端CLK和第二时钟信号CLKB反相。
[0048]需要说明的是，本发明实施例中，优选地，第一开关管Tl、第二开关管T2、第三开关管T3、第四开关管T4、第五开关管T5、第六开关管T6、第七开关管T7均为薄膜晶体管，由于多晶硅薄膜晶体管的电子迁移较高，尤其适用于移位寄存器单元。各个薄膜晶体管为N型薄膜晶体管或者P型薄膜晶体管。其中，在所述晶体管中控制极作为栅极，第一极和第二极作为源漏极，第一极和第二极的结构是相同的。实际应用时，对于一个晶体管，根据该晶体管在电路中的位置和作用，第一极可作为源极，则相应地，第二极作为漏极；或者，第一极可作为漏极，则相应地，第二极作为源极。按附图中的形态规定晶体管的中间端为栅极、采样信号输入端为源极、信号输出端为漏极。本发明实施例采用P型薄膜晶体管时，第一电源提供的电压为高电平VGH，第二电源提供的电压为高电平VGH，第三电源提供的电压为低电平VGL，在栅极为低电平时导通，在栅极为高电平时截止；采用N型薄膜晶体管时，第一电源提供的电压为低电平VGL，第二电源提供的电压为低电平VGL，第三电源提供的电压为高电平VGH，在栅极为高电平时导通，在栅极为低电平时截止。
[0049]下面结合附图2到附图6对本发明实施例一提供的移位寄存器单元的工作原理进行详细描述。本实施例中的薄膜晶体管采用P型薄膜晶体管。
[0050]图3为实施例一中的移位寄存器单兀的时序图，图4为实施例一中的移位寄存器单元的采样阶段等效电路示意图，如图4所示，如图4和图3所示，其中:T1为采样阶段，T2为输出阶段，T3为复位阶段。在第一时间段Tl内，米样信号输入端INPUT输入低电平VGL,第一时钟信号输入端CLK输出低电平VGL，第二时钟信号输入端CLKB输出高电平VGH，此时，移位寄存器单元进入采样阶段，第三开关管T3导通，第六开关管T6导通，第四开关管T4导通，节点NI的电平为采样信号输入端INPUT输入的低电平VGL、第三开关管T3和第六开关管T6的阈值电压之和，也即VGL+VTH+VTH，其中，VGL为采样信号输入端INPUT输入的低电平VGL，VTH分别为第三开关管T3和第六开关管T6的阈值电压。第五开关管T5导通，节点N2的电平为低电平，第一开关管Tl导通，输出端G (n)输出高电平VGH，由于节点NI的电平为低电平，保证第二开关管T2导通，第二时钟信号输入端CLKB输出高电平VGH，从而确保输出端G(n)输出高电平,提高输出信号的稳定性。此时，第一电容Cl被充电,对输入信号进行采样，第一电容Cl两端电压差为:VGH-(VGL+VTH+VTH)。
[0051]图5为实施例一中的移位寄存器单元的输出阶段等效电路示意图，如图3和图5所不，在第二时间段T2内，米样信号输入端INPUT输入高电平VGH,第一时钟信号输入端CLK输出高电平VGH，第二时钟信号输入端CLKB输出低电平VGL，此时，移位寄存器单元进入输出阶段，第三开关管T3截止，第六开关管T6截止，第四开关管T4截止，节点NI的电平为VGL+VTH+VTH，为低电平，第二开关管T2导通，输出端G (n)输出低电平，节点N2的电平为高电平，第一开关管截止，对输出G (n)无影响。由于节点NI的电平会通过第三开关管T3而发生漏电，因此，引入第七开关管17，将输出端G (n)输出的低电平反馈至采样信号输入端INPUT，消除了漏电对NI点电压的影响，从而确保了输出端G(n)输出用于行驱动的低电平不会被改变，以打开对应的像素电路中的开关管。
[0052]图6为实施例一中的移位寄存器单元的复位阶段等效电路示意图，如图6和图3所不，在第三时间段T3内，米样信号输入端INPUT输入高电平VGH,第一时钟信号输入端CLK输出低电平VGL，第二时钟信号输入端CLKB输出高电平VGH，此时，移位寄存器单元进入复位阶段，第三开关管T3导通，第六开关管T6导通，第四开关管T4导通，节点NI的电平被拉高成为高电平，第五开关管T5截止，第二开关管T2截止，节点N2的电平被拉低成为低电平，第一开关管Tl导通，输出端G (n)被再次拉高成为高电平，从而实现复位过程。
[0053]需要说明的是，本实施例中，当移位寄存器单元采用N型薄膜晶体管时，采样信号输入端INPUT、第一时钟信号输入端CLK、第二时钟信号输入端CLKB和输出端的电平均反相于P型薄膜晶体管的移位寄存器单元。N型薄膜晶体管移位寄存器单元的工作过程与P型薄膜晶体管移位寄存器单元类似，此处不再赘述。
[0054]本实施例提供的移位寄存器单元包括:采样单元与采样信号输入端、第一时钟信号输入端连接输出单元与输出端、第一电源、第三电源和第二时钟信号输入端连接，复位单元与第一时钟信号输入端和第二电源连接；采样单元用于在第一时钟信号输入端的控制下对采样信号输入端的输入信号进行采样，将采样得到的采样信号传送至输出单元；输出单元用于在第二时钟信号输入端的控制下，将采样信号输出至输出端和采样单元；复位单元用于在第一时钟信号输入端的控制下向输出单元发出复位控制信号进行复位，其可以消除薄膜晶体管漏电流的问题，提高行扫描驱动信号的稳定性。
[0055]图7为本发明实施例二提供的一种移位寄存器的结构示意图，如图7所示，该移位寄存器包括:n个级联的移位寄存器单元，n为大于I的整数，其中，第I个移位寄存器单元的输入端连接IN至移位寄存器的采样信号输入端INPUT，第一时钟信号输入端CLK连接至第一时钟信号线CLK，第二时钟信号输入端CLKB连接至第二时钟信号线CLKB ;第2个移位寄存器单元的输入端IN连接至第I个移位寄存器单元的输出端G[l]，第一时钟信号输入端CLK连接至第一时钟信号线CLK，第二时钟信号输入端CLKB连接至第二时钟信号线CLKB ；第n个移位寄存器单元的输入端IN连接至第n-1个移位寄存器单元的输出端G[n_l]，第一时钟信号输入端CLK连接至第一时钟信号线CLK，第二时钟信号输入端CLKB连接至第二时钟信号线CLKB。本实施例的移位寄存器采用上述的移位寄存器单元，其【具体实施方式】请参见上述实施例一，此处不再赘述。
[0056]本实施例提供的移位寄存器包括移位寄存器单元，移位寄存器单元包括:采样单兀与米样信号输入端、第一时钟信号输入端连接，输出单兀与输出端、第一电源、第三电源和第二时钟信号输入端连接，复位单元与第一时钟信号输入端和第二电源连接；采样单元用于在第一时钟信号的控制下对采样信号输入端的输入信号进行采样，将采样得到的采样信号传送至输出单元；输出单元用于在第二时钟信号输入端的控制下，将采样信号输出至输出端和采样单元；复位单元用于在第一时钟信号输入端的控制下向输出单元发出复位控制信号进行复位，其可以保证节点的电压，消除薄膜晶体管漏电流的问题，提高行扫描驱动信号的稳定性。
[0057]本发明实施例三提供一种阵列基板，该阵列基板采用上述的移位寄存器，该移位寄存器包括移位寄存器单元，其【具体实施方式】请参见上述实施例一，此处不再具体赘述。
[0058]本实施例提供的阵列基板包括移位寄存器，移位寄存器单元包括:采样单元与采样信号输入端、第一时钟信号输入端连接，输出单兀与输出端、第一电源、第三电源和第二时钟信号输入端连接，复位单元与第一时钟信号输入端和第二电源连接；采样单元用于在第一时钟信号输入端的控制下对采样信号输入端的输入信号进行采样，将采样得到的采样信号传送至输出单元；输出单元用于在第二时钟信号输入端的控制下，将采样信号输出至输出端和采样单元；复位单元用于在第一时钟信号输入端的控制下向输出单元发出复位控制信号进行复位，其可以保证节点的电压，消除薄膜晶体管漏电流的问题，提高行扫描驱动信号的稳定性。
[0059]本发明实施例四提供一种显示装置，包括上述阵列基板，所述显示装置可以为:液晶面板液晶显示面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0060]本发明实施例五提供一种用于产生行驱动扫描信号的方法,包括:米样单兀、输出单元、复位单元；所述采样单元与采样信号输入端、第一时钟信号输入端连接，所述输出单兀与第一电源、第三电源、第二时钟信号输入端和输出端连接，所述复位单兀与所述第一时钟信号输入端和第二电源连接；
[0061]该方法包括:[0062]第一阶段:所述采样单元用于在所述第一时钟信号输入端的控制下对所述采样信号输入端的输入信号进行采样，将采样得到的采样信号传送至所述输出单元；
[0063]第二阶段:所述输出单元用于在所述第二时钟信号输入端的控制下，将所述采样信号输出至所述输出端和所述采样单元；
[0064]第三阶段:所述复位单元用于在所述第一时钟信号输入端的控制下向所述输出单元发出复位控制信号。
[0065]本实施例提供的用于产生行驱动扫描信号的方法，包括:采样阶段采样单元在所述第一时钟信号输入端的控制下对所述采样信号输入端的输入信号进行采样，将采样得到的采样信号传送至所述输出单元，输出阶段输出单元在所述第二时钟信号输入端的控制下，将所述采样信号输出至所述输出端和所述采样单元，复位阶段复位单元在所述第一时钟信号输入端的控制下向所述输出单元发出复位控制信号进行复位，其可以保证节点的电压，消除薄膜晶体管漏电流的问题，提高行扫描驱动信号的稳定性。
[0066]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【权利要求】
1.一种移位寄存器单元，其特征在于，包括:采样单元、输出单元、复位单元；所述采样单元与采样信号输入端、第一时钟信号输入端连接，所述输出单元与输出端、第一电源、第三电源和第二时钟信号输入端连接，所述复位单元与所述第一时钟信号输入端和第二电源连接； 所述采样单元用于在所述第一时钟信号输入端的控制下对所述采样信号输入端的输入信号进行采样，将得到的采样信号传送至所述输出单元； 所述输出单元用于在所述第二时钟信号输入端的控制下，将所述采样信号输出至所述输出端； 所述复位单元用于在所述第一时钟信号输入端的控制下向所述输出单元发出复位控制信号进行复位。
2.根据权利要求1所述的移位寄存器单兀，其特征在于，所述第一时钟信号输入端输出的信号和所述第二时钟信号输入端输出的信号反相。
3.根据权利要求1所述的移位寄存器单元，其特征在于，所述采样单元包括第三开关管和第六开关管，所述输出单元包括第一开关管、第二开关管、第一电容、第二电容和第七开关管，所述复位单元包括第四开关管和第五开关管； 所述第一开关管的栅极与所述第四开关管的第一极、第五开关管的第二极以及所述第二电容的第一端连接，所述第一开关管的第一极与第一电源连接，所述第一开关管的第二极与所述输出端连接； 所述第二开关管的栅极与所述第一电容的第一端和所述第三开关管的第一极连接，所述第二开关管的第一极与所述第一电容的第二端和所述输出端连接，所述第二开关管的第二极与第二时钟信号输入端连接； 所述第三开关管、第六开关管的栅极与所述第一时钟信号输入端连接，所述第三开关管的第一极与所述第五开关管的栅极连接，所述第三开关管的第二极与所述第六开关管的第一极连接，所述第六开关管的第一极与所述第七开关管的第一极连接，所述第六开关管的第二极与所述采样信号输入端连接，接收来自所述采样信号输入端的输入信号； 所述第四开关管的栅极与所述第一时钟信号输入端连接，所述第四开关管的第一极与所述第五开关管的第二极连接，所述第四开关管的第二极与所述第二电源连接；所述第五开关管的第一极与所述第一时钟信号输入端连接，所述第五开关管的第二极与所述第二电容的第一端连接； 所述第七开关管的栅极与第二极连接，所述第七开关管的栅极与所述第二开关管的第一极和所述输出端连接； 所述第二电容的第二端与第三电源连接。
4.根据权利要求3所述的移位寄存器单元，其特征在于，所述第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管包括薄膜晶体管。
5.根据权利要求4所述的移位寄存器单元，其特征在于，所述薄膜晶体管包括N型薄膜晶体管或P型薄膜晶体管。
6.根据权利要求4所述的移位寄存器单元，其特征在于，当所述第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管均为P型薄膜晶体管时，所述第一电源、所述第三电源输出高电平，所述第二电源输出低电平；在第一时间段内，所述米样信号输入端输出低电平，所述第一时钟信号输入端输出低电平，所述第二时钟信号输入端输出高电平，所述输出端输出高电平； 在第二时间段内，所述采样信号输入端输出高电平，所述第一时钟信号输入端输出高电平，所述第二时钟信号输入端输出低电平，所述输出端输出低电平； 在第三时间段内，所述采样信号输入端输出高电平，所述第一时钟信号输入端输出低电平，所述第二时钟信号输入端输出高电平，所述输出端输出高电平。
7.根据权利要求4所述的移位寄存器单元，其特征在于，当所述第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管均为N型薄膜晶体管时，所述第一电源、所述第三电源输出低电平，所述第二电源输出高电平； 在第一时间段内，所述米样信号输入端输出高电平，所述第一时钟信号输入端输出低电平，所述第二时钟信号输入端输出低电平，所述输出端输出低电平； 在第二时间段内，所述米样信号输入端输出低电平，所述第一时钟信号输入端输出低电平，所述第二时钟信号输入端输出高电平，所述输出端输出高电平； 在第三时间段内，所述采样信号输入端输出低电平，所述第一时钟信号输入端输出高电平，所述第二时钟信号输入端输出低电平，所述输出端输出低电平。
8.—种移位寄存器，其特征在于，包括n个级联的如权利要求1-7任一所述的移位寄存器单元，所述n为大于I的整数，其中，第I个所述移位寄存器单元的输入端连接至所述移位寄存器的信号输入端，第n个所述移位寄存器单元的输出端连接至所述移位寄存器单元的信号输出端。
9.一种阵列基板，其特征在于，包括如权利要求8所述的移位寄存器。
10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
11.一种用于产生行驱动扫描信号的方法，其特征在于，包括:采样单元、输出单元、复位单元；所述采样单元与采样信号输入端、第一时钟信号输入端连接，所述输出单元与输出端、第一电源、第三电源和第二时钟信号输入端连接，所述复位单元与所述第一时钟信号输入端和第二电源连接； 该方法包括: 第一阶段:所述采样单元用于在所述第一时钟信号输入端的控制下对所述采样信号输入端的输入信号进行采样，将得到的采样信号传送至所述输出单元； 第二阶段:所述输出单元用于在所述第二时钟信号输入端的控制下，将所述采样信号输出至所述输出端和所述采样单元； 第三阶段:所述复位单元用于在所述第一时钟信号输入端的控制下向所述输出单元发出复位控制信号。
【文档编号】G11C19/28GK103489423SQ201310452520
【公开日】2014年1月1日 申请日期:2013年9月27日 优先权日:2013年9月27日
【发明者】王颖 申请人:京东方科技集团股份有限公司