用于集成电路的数字配置的装置和方法
【专利摘要】本文提供了用于集成电路(IC)的数字配置的装置和方法。在某些实现中，IC包括阻抗感测电路和至少一个管脚来用于数字配置。阻抗感测电路可以检测电连接至该管脚的外部无源网络的阻抗值，并且可以基于所检测到的阻抗来数字化配置IC。例如，终端用户可以将特定电阻的外部电阻器连接到该管脚，以及阻抗感测电路可以感测或检测外部电阻器的电阻并基于所检测到的阻抗来数字化配置IC。因此，终端用户可以通过将对应于期望的数字配置的无源外部组件连接到该管脚来数字化配置IC。在某些实现中，IC包括多个管脚，并且数字配置基于管脚中的每个上检测到的阻抗。
【专利说明】用于集成电路的数字配置的装置和方法
[0001]背景
[0002]领域
[0003]本发明的实施方案涉及电子设备，且更特别地涉及集成电路的数字配置。
[0004]相关技术的描述
[0005]集成电路(IC)可以包括用于配置IC的一个或多个管脚。例如，IC可以包括与总线相关联的管脚，总线用于使用(例如)微处理器或电可擦除可编程只读存储器(EEPROM)对IC的状态进行顺序编程。或者，管脚可以选择性地连结到高功率或低功率供电电压以二元配置1C。在其它实现中，管脚可以用于使用模拟技术诸如通过使用电阻分压器和/或电阻器组(R-组)配置来对IC编程。
[0006]常规IC配置方案会具有数额相对较大的开销和/或费用。例如，常规IC配置方案会占据相对较大的电路面积、具有相对较高的复杂度或者使用数量相对较大的管脚进行配置。因此，存在对IC的改进配置的需要，包括(例如)可以被配置具有减少的开销和/或费用的1C。
[0007]概要
[0008]在一个实施方案中，集成电路(IC)包括第一管脚和电连接到第一管脚的阻抗感测电路。阻抗感测电路被配置成当第一外部无源网络电连接到第一管脚时确定第一外部无源网络的阻抗。阻抗感测电路被配置为基于所确定的阻抗将IC数字化配置成至少四种可能状态中的一种。
[0009]在另一实施方案中，提供了一种数字化配置IC的方法。该方法包括使用IC的阻抗感测电路来确定第一外部无源网络的阻抗并基于所确定的第一外部无源网络的阻抗将IC数字化配置成至少四种可能状态中的一种。第一外部无源网络电连接到IC的第一管脚，以及第一外部无源网络被布置在IC的外部。
[0010]附图简述
[0011]图1A是集成电路(IC)的一个实施方案的示意框图。
[0012]图1B是IC的另一实施方案的示意框图。
[0013]图2A是电阻感测电路的一个实施方案的示意框图。
[0014]图2B是电阻感测电路的另一实施方案的示意框图。
[0015]图3A是电阻感测电路的另一实施方案的示意框图。
[0016]图3B是电阻感测电路的另一实施方案的示意框图。
[0017]图3C是包括多个电阻感测电路的数字配置系统的一个实施方案的示意框图。
[0018]图3D是包括多个电阻感测电路的数字配置系统的另一实施方案的示意框图。
[0019]图4是根据一个实施方案的电阻感测电路的电路图。
[0020]某些实施方案的详述
[0021]某些实施方案的下列详细描述呈现了本发明的具体实施方案的各种描述。然而，可以用由权利要求书定义和覆盖的许多不同的方式来实施本发明。在本描述中，参考了附图，其中相同的参考数字指示相同或功能类似的元件。[0022]包括无源数字配置的集成电路的综述
[0023]集成电路(IC)可以包括用于设备的顺序编程的管脚。例如，IC可以包括串行外围接口(SPI)，其用于当IC初始化时对IC的寄存器编程。虽然顺序编程可以允许使用数量相对较小的管脚来向IC提供数额相对较大的数字配置数据，但是顺序编程会具有相对较大的开销，其可能对于某些应用来说是成本非常高的。或者，IC可以包括通过用户连结到高功率或低功率供电电压以数字化配置IC的管脚。例如，管脚可以连接到高功率供电电压以指示逻辑“ I ”或连接到低功率供电电压以指示逻辑“O”，反之亦然。虽然二进制配置可以向IC有效地传送少量比特的配置数据，但是当数字配置数据的数额相对较大时，这种配置方案可以使用数量相对较大的管脚。
[0024]本文提供了用于IC的数字配置的装置和方法。在某些实现中，IC包括阻抗感测电路和至少一个管脚来用于数字配置。阻抗感测电路可以检测电连接至该管脚的外部无源网络的阻抗值，并且可以基于所检测到的阻抗将IC数字化配置成至少四种可能状态中的一种。例如，终端用户可以将特定电阻的外部电阻器连接到该管脚，以及阻抗感测电路可以感测或检测外部电阻器的电阻并基于所检测到的阻抗来数字化配置1C。因此，终端用户可以通过将与期望的数字配置相关联的外部无源网络连接到该管脚来数字化配置1C。在某些实现中，IC包括用于配置的多个管脚和阻抗感测电路，该电路基于每个管脚上检测到的阻抗来数字化配置1C。相对于顺序编程或二进制配置方案，IC的无源数字配置可以降低数字配置的成本和/或开销。
[0025]在某些实现中，外部无源网络连接在管脚和多个参考电压中的一个之间，以及阻抗感测电路进一步被配置以确定外部无源网络连接到参考电压中的哪个并基于确定内容来数字化配置1C。例如，外部无源网络可以包括连接至管脚的第一端口或端子和电连接到参考电压中的一个的第二端口或端子。以这种方式来配置阻抗感测电路可以进一步提高可以从每个管脚确定的数字配置数据的数额。
[0026]图1A是IClO的一个实施方案的示意框图。IClO包括管脚1、阻抗感测电路2以及存储器元件3。
[0027]存储元件3用于储存数字配置数据4，其包括对应于IClO的数字状态或配置的数据。例如，数字配置数据4可以用于配置IC10，使得IClO的操作行为根据数字配置数据4的状态而不同。在一个实施方案中，数字配置数据4可以被配置成至少四种可能状态，且特别地被配置成五种或更多可能的状态。存储元件3可以包括寄存器、存储器单元、触发器、锁存器和/或任何其它合适的存储器元件，包括易失性和/或非易失性储存设备。
[0028]阻抗感测电路2可以用于基于连接到管脚I的外部无源网络将数字配置数据4修改或改变为可能状态中的一种。例如，ICio的终端用户可以将特定阻抗的外部无源网络连接到管脚1，以及阻抗感测电路2可以确定或检测外部无源网络的阻抗。此外，阻抗感测电路2可以基于所检测到的阻抗来改变或设置存储器元件3的数字配置数据4。在某些实现中，外部无源网络的所检测到的阻抗被用于数字化配置IC10，但是IClO的操作是与外部无源网络的阻抗不相关的别的方式。如本文所用的，外部无源网络可以涉及IC外部的无源电子电路，其包括一个或多个电阻器、电感器和/或电容器。在一个实施方案中，外部无源网络包括至少一个分立电阻器、分立电容器或分立电感器。
[0029]在某些实现中，阻抗感测电路2包括被配置以确定电连接至管脚I的外部电阻器的电阻的电阻感测电路。例如，阻抗感测电路2可以通过控制电阻器两端的电压并测量流入或流出外部电阻器的电流来确定电阻，或者通过控制流入或流出电阻器的电流并测量电阻器两端的电压来确定电阻。
[0030]虽然在某些实现中阻抗感测电路2可以包括电阻感测电路，但是本文的教导也可应用于阻抗感测电路，其确定外部电容器的电容或确定外部电感器的电感。此外，在某些实现中，阻抗感测电路可以确定一个或多个电阻器、电容器和/或电感器的组合阻抗。在一个实施方案中，阻抗感测电路2被配置成基于在管脚I上产生电压信号、具有受控变化率并测量响应于该电压信号而流入或流出电容器的电流来确定连接到管脚I的电容器的电容。在另一实施方案中，阻抗感测电路2被配置成基于在管脚I上产生电流信号、具有受控变化率并测量响应于该电流信号的电感器两端的电压来确定连接到管脚I的电感器的电感。
[0031]阻抗感测电路2可以被配置为在任何合适的时间数字化配置IC10。例如，阻抗感测电路2可以在IC的电源起动之后数字化配置IClO。在某些实现中，阻抗感测电路2可以被配置成依据IC复位和/或在另一指定时间或条件起动。
[0032]在某些实现中，管脚I可以是专用配置管脚。在此类实现中，管脚I可以在IClO的数字配置后不进行操作。然而，在其它配置中，可以在数字配置后使用管脚I进行操作。例如，在阻抗感测电路2用于感测连接至管脚I的外部无源网络的阻抗后，管脚I可以用于任何目的，其中外部无源网络不会干扰。例如，管脚I可以用于二进制数字输入/输出传信。在某些实现中，当ICio被数字化配置时，驱动或者以其它方式控制管脚I的电压的电路被
田
ο
[0033]图1B是IC20的另一实施方案的示意框图。IC20包括第一至第三管脚Ia-1cJl抗感测电路2以及存储器元件3。
[0034]图1B的IC20类似于图1A的IC10，除了 IC20示出包括三个管脚的实现。阻抗感测电路2可以用于检测连接到第一至第三管脚Ia-1c中的每个的阻抗，并可以通过基于所检测到的阻抗值来改变数字配置数据4而数字配置化IC20。
[0035]虽然图1B示出使用三个管脚的数字配置方案，但是IC20可以使用更多或更少的管脚进行数字配置。此外，虽然图1B的阻抗感测电路2被配置成感测或确定连接到第一至第三管脚Ia-1c中的每个的外部无源网络的阻抗，但是本文的教导可应用于多个阻抗感测电路用于其中的实现，诸如其中每个管脚使用单独的阻抗感测电路的配置。
[0036]图2A是电阻感测电路30的一个实施方案的示意框图。电阻感测电路30包括电压强制电路31和电流感测电路32。
[0037]电阻感测电路30示出图1A和图1B的阻抗感测电路2的一个实施方案。虽然为了清楚起见从图2A中省略，但是电阻感测电路30和管脚I被包括在IC上，诸如图1A的IClO0因此，电阻感测电路30用于修改或设置IC的数字配置数据。
[0038]外部电阻器可以连接在管脚I和参考电压之间，以及电阻感测电路30可以检测外部电阻器的电阻并基于所检测到的阻抗将IC数字化配置成至少四种可能状态中的一种。例如，在一个实施方案中，包括管脚I和电阻感测电路30的IC附着到电路板，以及特定电阻的分立电阻器附着到该电路板并用于数字化配置该1C。在某些实现中，可以封装包括IC和外部电阻器的电路板。因此，在一些配置中，外部电阻器是分立电阻器，其具有在电子系统的制造期间选择的电阻，以提供IC的期望的数字配置。通过提供可以以这种方式数字化配置的1C，该IC可以用作采用不同IC数字配置的应用中的组件，同时避免需要制造适宜用于特定系统的多个IC变化和/或避免与常规数字配置方案相关联的开销和费用。
[0039]电压强制电路31可以用于将管脚I的电压控制至强制或受控电压，以及电流感测电路32可以用于测量或感测流入或流出管脚I的电流。另外，所测得或所感测到的电流可以用于基于欧姆定律确定外部电阻器的电阻。如下所述，电阻感测电路30可以用于将IC数字化配置成与所检测到的电阻相关联的数字配置代码。在某些实施方案中，所检测到的阻抗被用于选择IClO的数字配置代码，但是IClO的操作是与外部电阻器的电阻值不相关的别的方式。
[0040]分立电阻器可以具有标称电阻值和额定容差。例如，国际电工技术委员会(IEC)60063标准每十个基于它们的容差来定义电阻器的值，包括分别具有0.5%、1%、2%、5%、10%、20%和40%容差的E192、E96、E48、E24、E12、E6和E3系列电阻器的标准电阻值。每个E-系列中的电阻器的值由IEC60063标准定义，使得电阻器的误差带的重叠量相对较小。例如，对于具有20%容错度的E6系列中的电阻器，10 Ω、15 Ω、22 Ω、33 Ω、47 Ω和68 Ω的电阻器值具有误差带，其用相对较小的重叠量覆盖或跨越电阻的十分之一。任何E-系列中定义的电阻可以通过使该E-系列中的每个电阻器的值乘以IOn来变换至或应用至电阻的任意的十的倍数，其中η是整数。
[0041]E系列中电阻器的某些子集具有不相重叠的误差带。例如，与每隔一个或每隔两个电阻器相关联的Ε6系列的子集具有不相重叠的误差带。另外，使用给定E系列中更严格容差的电阻器可以用于提供具有不相重叠的误差带的电阻器。例如，使用Ε6系列中10%容差的电阻器可以提供一组具有不相重叠的误差带的电阻器。
[0042]在某些实现中，IC的数字配置是基于使数字配置代码与具有不相重叠的误差带的电阻器值相关联，诸如由来自IEC60063标准的那些电阻器的子集所定义的电阻器值和/或具有比与特定E系列相关联的那些电阻器更严格的容差的电阻器。IC规范中电阻器值和数字配置代码之间的对应关系可以提供给终端用户，并且终端用户可以通过将特定电阻和容差的电阻器连接到管脚来对IC编程。由于此类电阻器编码方案中电阻器的误差带是不相重叠的，电阻感测电路30可以用于检测电阻器的电阻以确定数字配置代码，同时防止或减少与电阻器变化相关联的配置错误。
[0043]虽然上面已经描述了各种电阻器编码方案，但是本文描述的电阻感测电路可以与任何合适的电阻器编码方案使用，其中该组中的电阻器具有不相重叠的误差带。使用具有误差带之间的间隙或边界的电阻器编码方案会有助于防止数字配置代码错误地产生，例如当外部电阻器的电阻在电阻器的额定容差之外时、由于老化、应力和/或由于温度或湿度的变化。
[0044]仅为了说明的目的，下面表1中显示用于电阻感测电路30的使用具有Ε12容差的Ε6系列电阻器值的电阻器编码方案的一个实现。
[0045]表1
[0046]
【权利要求】
1.一种集成电路(1C)，其包括: 第一管脚；以及 阻抗感测电路，其电连接到所述第一管脚，其中所述阻抗感测电路被配置成当第一外部无源网络电连接到所述第一管脚时确定所述第一外部无源网络的阻抗，并且其中所述阻抗感测电路被配置为基于所述确定的阻抗将所述IC数字化配置成至少四种可能状态中的一种。
2.如权利要求1所述的1C，其中所述第一外部无源网络包括第一外部电阻器，并且其中所述阻抗感测电路被配置成当所述第一外部电阻器电连接到所述第一管脚时确定所述第一外部电阻器的电阻。
3.如权利要求2所述的1C，其中所述阻抗感测电路包括电压强制电路和电流感测电路，其中所述电压强制电路被配置成将所述第一管脚的电压控制至第一受控电压电平，以及其中所述电流感测电路被配置成当所述第一管脚的所述电压被控制至所述第一受控电压电平时测量穿过所述第一外部电阻器的电流，以及其中所述阻抗感测电路还被配置成基于所述测得的电流来确定所述第一外部电阻器的所述电阻。
4.如权利要求3所述的1C，其中所述阻抗感测电路被配置成通过使所述测得的电流与多个阈值信号进行比较来确定所述第一外部电阻器的所述电阻。
5.如权利要求3所述的1C，其中所述IC还包括第二管脚，并且其中所述阻抗感测电路还包括多路复用器，所述多路复用器被配置成将所述电压强制电路选择性地连接到所述第一管脚或所述第二管脚，并且其中所述阻抗感测电路被配置成当第二外部电阻器电连接到所述第二管脚时确定所述第二外部电阻器的电阻，以及其中所述阻抗感测电路还被配置成基于所述第二外部电阻器的所述确定的电阻来数字化配置所述1C。
6.如权利要求3所述的1C，其中所述阻抗感测电路包括电连接到所述第一管脚的灌电流晶体管，以及其中所述阻抗感测电路还包括电连接到所述第一管脚的拉电流晶体管，并且其中所述拉电流晶体管被配置成当所述第一外部电阻器电连接在第一焊盘和第一电压之间时测量穿过所述第一外部电阻器的所述电流，以及其中所述灌电流晶体管被配置成当所述第一外部电阻器电连接在所述第一焊盘和第二电压之间时测量穿过所述第一外部电阻器的所述电流。
7.如权利要求6所述的1C，其中所述灌电流晶体管电连接在所述第一电压和所述第一管脚之间，以及其中所述拉电流晶体管电连接在所述第二电压和所述第一管脚之间。
8.如权利要求2所述的1C，其中所述电阻器具有选自多个电阻器值的电阻，其中所述多个电阻器值中的每个对应于所述IC的不同数字配置代码。
9.如权利要求2所述的1C，其中所述阻抗感测电路包括电流强制电路和电压感测电路。
10.如权利要求9所述的1C，其中所述阻抗感测电路被配置成通过使所述测得的电压与多个阈值信号进行比较来确定所述第一外部电阻器的所述电阻。
11.如权利要求9所述的1C，其中所述IC还包括第二管脚，并且其中所述阻抗感测电路还包括多路复用器，所述多路复用器被配置成将所述电流强制电路选择性地连接到所述第一管脚或所述第二管脚，并且其中所述阻抗感测电路被配置成当第二外部电阻器电连接到所述第二管脚时确定所述第二外部电阻器的电阻，以及其中所述阻抗感测电路还被配置成基于所述第二外部电阻器的所述确定的电阻来数字化配置所述1C。
12.如权利要求1所述的1C，其中所述第一外部无源网络包括电连接到所述第一管脚的第一端子和电连接到第一参考电压的第二端子。
13.如权利要求12所述的1C，其中所述阻抗感测电路还被配置成确定所述参考电压的电压电平，并且其中所述阻抗感测电路还被配置成基于所述确定的电压电平来数字化配置所述1C。
14.如权利要求1所述的1C，其中所述阻抗感测电路还被配置成确定所述第一管脚何时电浮动。
15.如权利要求1所述的1C，还包括多个存储器元件，其中所述阻抗感测电路被配置成基于所述第一外部无源组件的所述确定的阻抗来更改储存在所述多个存储器元件中的数字配置数据。
16.一种数字化配置集成电路(IC)的方法，所述方法包括: 使用所述IC的阻抗感测电路来确定第一外部无源网络的阻抗，其中所述第一外部无源网络电连接至所述IC的第一管脚，并且其中所述第一外部无源网络被布置在所述IC的外部；以及 基于所述第一外部无源网络的所述确定的阻抗将所述IC数字化配置成至少四种可能状态中的一种。
17.如权利要求16所述的方法，其中所述第一外部无源网络电连接在参考电压和所述管脚之间。·
18.如权利要求17所述的方法，其中所述方法还包括: 确定所述参考电压的电压电平；以及 基于所述确定的电压电平来数字化配置所述1C。
19.如权利要求16所述的方法，还包括在数字化配置所述IC之后使用所述第一管脚进行操作，其中使用所述第一管脚进行操作包括使用所述第一管脚传送来自所述IC的信号或使用所述第一管脚接收进入所述IC的信号中的至少一种。
20.如权利要求16所述的方法，其中所述第一外部无源网络包括第一外部电阻器，并且其中确定所述第一外部无源网络的所述阻抗包括确定所述第一外部电阻器的电阻。
21.如权利要求20所述的方法，其中确定所述第一外部电阻器的所述电阻包括将流过所述第一外部电阻器的电流控制至第一受控电流电平并在流过所述第一外部电阻器的所述电流被控制至所述第一受控电流电平时测量所述第一外部电阻器两端的电压。
22.如权利要求20所述的方法，其中确定所述第一外部电阻器的所述电阻包括将所述第一管脚的电压控制至第一受控电压电平并在所述第一管脚被控制至所述第一受控电压电平时测量穿过所述第一外部电阻器的电流。
23.如权利要求22所述的方法，其中确定所述第一外部电阻器的所述电阻还包括使所述测得的电流与多个阈值信号进行比较。
24.如权利要求23所述的方法，其中产生所述阈值信号包括确定参考电阻器的电阻，并且基于所述结果来产生所述多个阈值信号。
25.如权利要求24所述的方法，还包括基于所述参考电阻器的所述电阻来数字化配置所述1C。
26.如权利要求24所述的方法，其中所述参考电阻器电连接在参考电压和所述管脚之间，并且其中所述方法还包括: 确定所述参考电压的电压电平；以及 基于所述确定的电压电平来数字化配置`所述1C。
【文档编号】G11C11/4193GK103714850SQ201310453026
【公开日】2014年4月9日 申请日期:2013年9月26日 优先权日:2012年9月28日
【发明者】R·P·纳尔逊 申请人:美国亚德诺半导体公司