一种改进的差分架构ETOX flash存储单元的制作方法
【专利摘要】本发明公开了一种改进的差分架构ETOX?flash存储单元，包括浮栅晶体管M1和浮栅晶体管M2，M1和M2的上面是源线SL控制电路模块，M1和M2的下面是位线BL控制电路模块和灵敏放大电路模块，M1和M2的源极分别作为存储单元的两根源线SL1、SL2；M1和M2的漏极分别作为存储单元的两根位线BL1、BL2；M1和M2的第二层栅极作为存储单元的控制栅CG。本发明采用差分对称结构，每条支路由一个传统ETOX?flash单元组成，两条支路的位线作为一组差分对输入到灵敏放大器中，然后对比读出数据。本发明采用差分架构，有效地扩大了读操作时的可区分电流范围，存储单元支路的阻抗匹配更好，稳定性更高。
【专利说明】—种改进的差分架构ETOX flash存储单元
【技术领域】
[0001]本发明涉及非易失性存储器领域，具体涉及的是一种改进的差分架构ETOX flash存储单元。
【背景技术】
[0002]一般而言，Flash (快闪)是一种非易失性的半导体存储器，他被设计用来执行可编程只读存储器EPROM的编程方法以及电可擦除可编程只读存储器EEPROM的擦写方法。Flash具有存储容量大、数据保存时间长的特点，其擦写次数多达10万次，数据更新速度比EEPROM要快很多，在断电的情况下也能保存数据，常用来保存一些重要的配置信息。近年来，快闪存储器被广泛地应用于数字电视、可携式数字摄像机、移动电话、数码相机、电脑、网络服务器等等领域。
[0003]1984年,Masuoka等人首次提出flash的概念，即通过按块(sector)擦除,按位写编程来实现了快闪擦除的高速度，并消除了 EEPROM中必有的选择管。Flash存储器出现以后，以其高编程速度、高集成度和优越的性能迅速得到发展。1985年，Exel公司提出源极擦除的叠栅式结构，大大缩小了单元面积。1988年，Intel提出了经典的ETOX结构，至今，大部分新的结构都是从它的基础上发展而来。
[0004]ETOX结构如图1所示。存储单元只有一个N型浮栅晶体管。所述浮栅晶体管包含四个端口，分别为源端、漏端、控制栅端、P型衬底。ETOX flash技术是采用特殊的浮栅场效应管作为存储单元。这种场效应管的结构与普通场效应管有很大区别。它具有两个栅极，一个如普通场效应管栅极一样，用导线引出，称为“选择栅”;另一个则处于二氧化硅的包围之中不与任何部分相连，这个不与任何部分相连的栅极称为“浮栅”。通常情况下，浮栅不带电荷，则场效应管处于不导通状态，场效应管的漏极电平为高，则表示数据I。编程时，场效应管的漏极和选择栅上都加上较高的编程电压，源极则接地。由于漏极接了很高的正电压，而Cell的沟道很短，因而漏极的高电压在源漏的沟道间产生了平行沟道方向的横向强沟道电场，把电子从源极吸向漏极。在漏极附近，其中的一些沟道电子运动加快变“热”，这些被横向强沟道电场加速的热电子在沟道中运行时轰击沟道中的原子产生大量的电子空穴对。同样的，控制栅上也加了非常高的正电压，在栅和衬底之间形成了垂直于沟道方向的纵向强电场，使得那些被热电子轰击出来的大量电子空穴对中的电子在垂直于沟道的方向上被加速，这些大量的电子获得足够的能量之后就很可能有一部分可以穿越很薄的沟道氧化层注入到浮栅上，使浮栅存储了一定量的负电荷。而两个栅之间的氧化层较厚，可以确保这些注入的电子不被泄放掉。这样就使得信息得以保存。擦除时，源极加上较高的编程电压，选择栅接地，漏极开路。根据隧道效应和量子力学的原理，浮栅上的电子将穿过势垒到达源极，浮栅上没有电子后，就意味着信息被擦除了。
[0005]在ETOX结构的基础上，专利US7348237B2基于其堆叠栅结构，提出了一种垂直栅结构的存储单元。这种结构的存储单元所占面积很小，每个管子只占2F，比传统的ETOXflash占用面积小一倍，增加了储存密度，提升了存储速度。1992年，Jan Van Houdt等人提出了 SSI注入的分离栅结构，利用SSI注入的高编程效率来提高编程速度。
[0006]在ETOX结构的基础上，专利US6642573和US6617639提出了使用高K介质材料形成介质层的方法。这种介质材料可以有效地增加电容耦合比，减小施加到浮栅的电压损耗，减小漏电流，提高电性能。
[0007]在ETOX结构的基础上，专利US6980472提出了 2T pFlash存储单元。2T器件采用存储管与选择管串联的结构，通过引入选择管对阵列中不需访问的器件单元进行彻底关断，从而优化IT器件的过擦除问题。
[0008]可以说，现有的flash主流技术还是以ETOX技术为基础的浮栅型flash技术。但是随着CMOS工艺的进步，器件的尺寸不断缩小，flash存储器也和其他半导体器件一样面临可靠性的问题。我们可以通过改进flash制造工艺、研究新的编程机制和新的flash结构来提高flash存储器的擦写的可靠性。但是flash读操作时的稳定性，一直被大家所忽略。
[0009]随着尺寸的缩小，ETOX flash存储器的不同存储状态(O和I之间)的可区分范围越来越小，这就需要更加精确的参考电路来实现对存储器的准确读取，而参考电路设计复杂且容易出现匹配性问题，从而造成电路出错，影响flash存储器的功能。
[0010]有鉴于此，有必要提出一种改进的ETOX flash存储单元结构来优化这些问题。
【发明内容】
[0011]本发明的目的在于克服现有技术存在的以上问题，提供一种改进的差分架构ETOXflash存储单元,采用差分对称结构,每条支路由一个传统ETOX flash单元组成,两条支路的位线作为一组差分对输入到灵敏放大器中，然后对比读出数据。
[0012]为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现:
一种改进的差分架构ETOX flash存储单元，包括浮栅晶体管Ml和浮栅晶体管M2，所述
浮栅晶体管Ml和浮栅晶体管M2的上面是源线SL控制电路模块，所述浮栅晶体管Ml和浮栅晶体管M2的下面是位线BL控制电路模块和灵敏放大电路模块，所述浮栅晶体管Ml和浮栅晶体管M2的源极分别作为存储单元的两根源线SL1、SL2 ;所述浮栅晶体管Ml和浮栅晶体管M2的漏极分别作为存储单元的两根位线BL1、BL2 ;所述浮栅晶体管Ml和浮栅晶体管M2的第二层栅极作为存储单元的控制栅CG。
[0013]进一步的，所述浮栅晶体管Ml和浮栅晶体管M2是传统ETOX flash单元，整体采用对称结构组成了差分型ETOX flash单元。
[0014]进一步的，所述源线SL控制电路模块包括编译码电路，通过地址信号控制，同时承担编程时提供电源的任务，所述位线BL控制电路放大模块包括编译码电路，灵敏放大电路模块承担读取数据的任务。
[0015]本发明的有益效果是:
本发明在传统ETOX flash存储单元的基础上，采用差分结构，读取时两条支路对比输入差分放大器，优化了采用基准电路带来的读准确性问题，极大地提高了读取的稳定性，降低对传统ETOX flash管子尺寸的要求，存储单元的面积略有增加。
【专利附图】
【附图说明】[0016]图1为传统ETOX flash存储单元；
图2为改进的差分架构ETOX flash存储单元。
【具体实施方式】
[0017]下面将参考附图并结合实施例，来详细说明本发明。
[0018]参照图2所示，一种改进的差分架构ETOX flash存储单元，包括浮栅晶体管Ml和浮栅晶体管M2，所述浮栅晶体管Ml和浮栅晶体管M2的上面是源线SL控制电路模块，所述浮栅晶体管Ml和浮栅晶体管M2的下面是位线BL控制电路模块和灵敏放大电路模块，所述浮栅晶体管Ml和浮栅晶体管M2的源极分别作为存储单元的两根源线SL1、SL2 ;所述浮栅晶体管Ml和浮栅晶体管M2的漏极分别作为存储单元的两根位线BL1、BL2 ;所述浮栅晶体管Ml和浮栅晶体管M2的第二层栅极作为存储单元的控制栅CG。
[0019]进一步的，所述浮栅晶体管Ml和浮栅晶体管M2是传统ETOX flash单元，整体采用对称结构组成了差分型ETOX flash单元。
[0020]进一步的，所述源线SL控制电路模块包括编译码电路，通过地址信号控制，同时承担编程时提供电源的任务，所述位线BL控制电路放大模块包括编译码电路，灵敏放大电路模块承担读取数据的任务。
[0021]实施例:
编程操作时，在CG端加上一个编程高压VPP1，SLl接0，SL2接一个低于VPP的高电压VPP2, BL1、BL2浮空。这时右边M2支路工作，由于CG和SL2分别接了很高的正电压VPPl和VPP2，根据沟道热电子注入原理，电子被选择性地注入M2的浮栅FG2中，数据O被写入；同时，由于SLl接了 0，电子没有被注入Ml的浮栅FGl中，存储数据依然为I。这时我们定义整体差分存储架构被写入O。同理，如果CG施加电压VPPl，SLl接VPP2，SL2接0，则Ml浮栅有电子注入而M2浮栅电荷不变，我们定义整体差分存储架构被写入I。
[0022]读取操作时，在CG上施加一个读取电压VCC(大于没有电子注入时的浮栅管Vth)，SL接低电平，BL端接一个电压VSS。浮栅在没有电子的状态下(数据为I)下，源极和漏极之间由于大量的电子流动，就会产生电流。而浮栅有电子的状态(数据位O)下，沟道中传导的电子就会减少，因为施加在栅极的电压被浮栅电子吸收后，很难对沟道产生影响。把Il和12输入灵敏放大器，如果11>12，则读出O ;如果11〈12，则读出I。
[0023]擦除操作时，CG上加上一个负高压VNP，在衬底Sub上他们的衬底加上相应的高电压VPP3，SL也接VPP3，BL浮接，根据隧道效应和量子力学的原理，浮栅上的电子将穿过势垒到达源极，浮栅上没有电子后，就意味着信息被擦除了。
【权利要求】
1.一种改进的差分架构ETOX flash存储单元，其特征在于:包括浮栅晶体管Ml和浮栅晶体管M2，所述浮栅晶体管Ml和浮栅晶体管M2的上面是源线SL控制电路模块，所述浮栅晶体管Ml和浮栅晶体管M2的下面是位线BL控制电路模块和灵敏放大电路模块，所述浮栅晶体管Ml和浮栅晶体管M2的源极分别作为存储单元的两根源线SL1、SL2 ;所述浮栅晶体管Ml和浮栅晶体管M2的漏极分别作为存储单元的两根位线BL1、BL2 ;所述浮栅晶体管Ml和浮栅晶体管M2的第二层栅极作为存储单元的控制栅CG。
2.根据权利要求1所述的改进的差分架构ETOXflash存储单元，其特征在于:所述浮栅晶体管Ml和浮栅晶体管M2是传统ETOX flash单元，整体采用对称结构组成了差分型ETOX flash 单元。
3.根据权利要求1所述的改进的差分架构ETOXflash存储单元，其特征在于:所述源线SL控制电路模块包括编译码电路，通过地址信号控制，同时承担编程时提供电源的任务，所述位线BL控制电路放大模块包括编译码电路，灵敏放大电路模块承担读取数据的任务。
【文档编号】G11C16/26GK103745749SQ201310723129
【公开日】2014年4月23日 申请日期:2013年12月25日 优先权日:2013年12月25日
【发明者】翁宇飞, 张其笑, 姜伟, 李有忠, 李二亮 申请人:苏州宽温电子科技有限公司