磁盘装置及头部定位机构的控制方法与流程

本申请享有以美国临时专利申请62/110,093号(申请日:2015年1月30日)为基础申请的优先权。本申请通过参照该基础申请，包含基础申请的全部内容。

技术领域

实施方式涉及磁盘装置及头部定位机构的控制方法。

背景技术：

近年，硬盘驱动器(以下简称为盘驱动器)等盘存储装置的领域中，作为存储介质的磁盘的高记录密度化取得进展。在一般的盘驱动器中，采用扇区伺服方式，包含伺服扇区的大量柱面(磁道)在磁盘上的径向配置。这里，伺服扇区包含伺服区域及与伺服区域连续的用户数据区域，在伺服区域，记录有用于检测磁盘上的磁头的位置的伺服图形。伺服图形包含记录有地址数据的前导码(preamble)及字符组(burst)，地址数据包含柱面编号及伺服扇区编号。

另外，在该扇区伺服方式中，已知有交错伺服方式。在交错伺服方式的磁盘装置中，将磁盘的两面设为记录面，在磁盘的两面上设置有磁头。进而，两面的扇区位置在圆周方向错开配置，伺服区域也与扇区位置对应地在圆周方向错开记录。

在这样的磁盘装置中，磁头的一方被激活，由该磁头从对应的磁盘以伺服采样间隔对伺服图形进行采样。基于所采样的伺服图形，磁头位于目标磁道上。更详细地，根据以伺服采样间隔所采样的伺服图形中包含的地址数据及解调的速度，求出磁头的解调位置以及推定位置，并执行磁头到 目标磁道位置的伺服控制。并且，在数据写入(Write)时的伺服控制中，若检测到磁头从目标磁道偏移了容许误差(阈值d_p)以上的漂移(drift off)，则禁止由磁头进行的数据写入(Write)。

在与这样的磁头的漂移检测相伴的伺服控制中，在磁头通过了某伺服采样后，即使在磁头发生急剧的速度变化而产生漂移，该漂移的检测也会推迟到下一伺服采样。伴随这样的漂移检测的推迟，尽管磁头漂移而处于相邻磁道上，数据的写入也继续，有可能擦除相邻磁道的数据。另外，若为了使漂移检测的推迟抑制在最小限度而将伺服采样间隔设定得较小，则用户数据区域将减少。

技术实现要素：

本发明的实施方式提供可以切实地防止漂移下的写入的磁盘装置及头部定位机构的控制方法。

根据该实施方式，提供一种盘装置，其具备：第1介质，其包含第1盘面，所述第1盘面具有由第1头部读出的多个第1伺服图形并由上述第1头部写入数据；第2介质，其包含第2盘面，所述第2盘面具有在与由上述第1头部进行的上述多个第1伺服图形的读出不同的定时由与上述第1头部不同的第2头部读出的多个第2伺服图形；头部定位机构，其将上述第1头部定位控制到上述第1盘面上；以及控制器，其基于对上述第1伺服图形进行解调而获得的第1解调位置和控制目标位置，控制上述头部定位机构；其中上述控制器，根据基于上述多个第1伺服图形的某一个的第1解调位置及第1解调速度计算第1推定解调位置，根据上述第1解调位置和基于接在上述多个第1伺服图形的上述某一个之后读出的上述多个第2伺服图形的某一个的第2解调速度，计算第2推定解调位置，相应于上述第1及第2推定解调位置超过某预定的阈值的情况，停止由上述第1头部进行的写入工作。

附图说明

图1是概略地表示实施方式所涉及的磁盘装置的构成的方框图。

图2是概略地表示图1所示硬盘控制器(HDC)的构成的方框图。

图3是概略地表示图1所示头部定位控制部及偏离磁道检测部的构成的方框图。

图4是表示检测图1所示磁盘装置中的主头部的偏离磁道的工作的流程图。

图5是表示图3所示头部定位控制部及偏离磁道检测部的各部分中的信号波形的时序图。

图6是表示由图3所示头部定位控制部及偏离磁道检测部进行的控制中随着时间经过而变化的位置误差信号e(t)的波形的波形图。

图7是概略地表示图3所示实施方式的变形实施方式所涉及的头部定位控制部及偏离磁道检测部的构成的方框图。

具体实施方式

参照附图，说明各种实施方式所涉及的磁盘装置。

[盘驱动器的构成]

图1概略地表示本实施方式的盘存储装置(盘驱动器)。

盘驱动器具备头部盘组件(head-disk assembly:HDA)5、头部放大器集成电路(以下称为头部放大器IC)11和包括单芯片的集成电路的系统控制器15。系统控制器15具备硬盘控制器(HDC)10、读/写(R/W)通道12及微处理器(MPU)14。

HDA5具有作为存储介质的盘1、主轴马达(SPM)2、包含分别搭载有头部H0及H1的第1及第2臂的臂机构3、音圈马达(VCM)4。臂机构3及VCM4构成定位头部H0及H1的、用于头部定位的头部定位机构6。

盘1通过主轴马达2进行旋转。通过VCM4的驱动，搭载于臂机构3的头部H0及H1揺动，在盘1上移动。这里，如图2所示，头部H0及H1在盘1的一个面及另一面相对配置，选择头部H0及H1的一方而进行伺服控制，使该一方的头部H0及H1位于目标位置[r]。

另外，头部H0及H1分别包括在滑块上安装的写入头部及读出头部。读出头部读出在盘1上记录的数据，写入头部在盘1上写入数据。

盘驱动器采用扇区伺服方式。从而，在HDA5的盘1的一个面，被记录数据的柱面(磁道)设置为同心圆状。在盘1的一个面，如实线所示，以作为伺服区域、伺服图形S₀[0]、S₀[1]、S₀[2]、S₀[3]…S₀[k](以下简称为第1伺服图形)沿大致半径方向延伸的方式进行记录。柱面由该第1伺服图形分离为沿圆周方向的多个扇区。并且，伺服图形S₀[k-1]、S₀[k]间的扇区例如被定为能够记录图1实线所示的用户数据[0](Data0)的用户数据区域。同样，在盘1的另一个面，被记录数据的柱面(磁道)也设置为同心圆状。在盘1的另一个面，如虚线所示，以伺服图形S₁[0]、S₁[1]、S₁[2]、S₁[3]…S₁[k](以下简称为第2伺服图形)沿大致半径方向延伸的方式进行记录。另外，柱面由该第2伺服图形沿圆周方向分离为多个扇区。伺服图形S₁[k-1]及S₁[k]间的扇区例如被定为能够记录图1虚线所示的用户数据[1](Data1)的用户数据区域。

在第1及第2伺服图形中，记录有伺服数据。在该伺服数据中，记录有伺服AGC、伺服标记及包含磁道地址数据和扇区地址数据的伺服地址，与该伺服地址连续地记录有字符组。

在本实施方式的盘驱动器中，采用交错伺服方式，在盘1的两面设置的扇区的位置在圆周方向错开配置。同样，相对于第1伺服图形，第2伺服图形也与扇区的位置对应地，在圆周方向错开记录。换言之，将第1伺服图形及第2伺服图形写入盘1的表面及背面，使得相对于来自第1伺服图形的读出信号、来自第2伺服图形的读出信号具有某相位差(例如，180度的相位差)而被读出。

头部放大器IC11具有读出放大器及写入驱动器。读出放大器对由读出头部读出的读出信号进行放大，并向读/写(R/W)通道12传送。另一方面，写入驱动器将与从R/W通道12输出的写入数据相应的写入电流向被选择为主头部的头部H0及H1的一个写入头部传送。这里，在头部(头部H0或者H1的一方)的写入头部的写入时，从主头部的读出头部输出读出信号。 另外，从被选择为与主头部不同的副头部的头部H0或者H1的另一方的读出头部也输出读出信号。

另外，如图1所示，与头部放大器IC11分立地设置驱动器IC，驱动器IC供给与后面说明的伺服控制量u对应的驱动电流(电压)，来驱动VCM4。

R/W通道12包括为了实现交错伺服的多通道。如图1所示，R/W通道12具备第一及第二R通道12R₀、12R₁及W通道12W。第一及第二R通道12R₀、12R₁用多通道处理经由头部H0及H1从磁道读出的读出信号，执行从该读出信号解码出数据的数据再现工作。W通道12W对头部H0及H1共同设置，执行写入数据的信号处理。为了分别向头部H0及H1供给写入数据，也可以在R/W通道12设置2个W通道12W。

在图1所示的装置中，仅图示了一个盘1，但是也可以设置多个盘1。在设置多个盘1的情况下，各盘既可以在单面具备记录面，或者也可以在两面具备记录面。对于与各记录面对应的头部，使用W通道12W及2个R通道12R₀、12R₁。

在读出通道12R₀、12R₁中，从伺服地址及字符组读出的信号被放大，供给于解调电路240、241。

如图1所示，HDC10构成为控制主机18与R/W通道12之间的数据传送。HDC10控制缓冲存储器(例如，DRAM:dynamic random access memory，动态随机存取存储器)16，通过在缓冲存储器16暂时地存储读出数据及写入数据，来执行数据传送控制。另外，HDC10控制闪速存储器(flash memory)17，例如作为程序和/或装置参数等的固件存储区域而使用。

如图2所示，在读出通道12R₀、12R₁中，响应于在R/W通道12内生成的伺服门信号SG₀、SG₁，从第1及第2伺服图形获取伺服数据。伺服门信号SG₀、SG₁分别供给于读出通道12R₀、12R₁。在解调电路240、241中，从伺服数据解调(解码)出伺服地址信号，从读出通道12R₀、12R₁向HDC10输出将头部H0、H1的绝对位置y₀、y₁加上干扰w₀、w₁而得到的解调位置y_d0、y_d1。

另外，同样，基于来自第1及第2伺服图形的伺服数据，运算头部H0 及H1的解调速度v₀、v₁。这些解调速度v₀、v₁从读出通道12R₀、12R₁向HDC10输出。这里，解调速度v₀、v₁相当于从以前解调位置到当前解调位置的变化量。以前解调位置从在以前采样定时采样得到的伺服数据解调出，以前采样定时是当前采样定时的前一个的采样定时。另外，当前解调位置从在当前采样定时采样得到的伺服数据解调出。

如图2所示，HDC10具有存储解调位置y_d0、y_d1的寄存器52、53及存储解调速度v₀、v₁的寄存器54、55。

寄存器52、53经由对寄存器52、53进行选择的开关51与解调位置寄存器56连接。解调位置y_d0、y_d1及解调速度v₀、v₁与第1及第2伺服图形的采样定时相应地进行更新。在头部H0被选择为作为控制对象的主头部且头部H1被选择为副头部的情况下，开关51连接于寄存器52侧，头部H0的解调位置y_d0作为主解调位置存储于解调位置寄存器56(y_p＝y_d0)。另一方面，在头部H1被选择为主头部的情况下，头部H0被选择为副头部，开关51切换到寄存器53侧，头部H1的解调位置y_d1作为主解调位置存储于解调位置寄存器56(y_p＝y_d1)。无论哪种情况，基于在该解调位置寄存器56中存储的主解调位置y_p，检测到偏离磁道而禁止数据写入。

伴随头部H0、H1的选择，被选择为主解调位置的解调位置y_d0或者解调位置y_d1被传送至分别存储解调速度v₀、v₁的寄存器54、55所连接的缓冲寄存器57、58。在被选择为主解调位置的解调位置y_d0或者解调位置y_d1，以预定定时交替地加上主或副解调速度v₀、v₁，从而求出主推定位置y_n及副推定位置y'_n。该主及副推定位置y_n、y'_n交替地存储于推定位置寄存器59。解调位置寄存器56内的主解调位置(y_p＝y_d0或者y_d1)及推定位置寄存器59内的主及副推定位置y_n、y'_n用于MPU14中偏离磁道的检测。

图1所示的MPU14是盘驱动器的主控制器，执行控制VCM4而进行头部H0及H1的定位的伺服控制，在检测到偏离磁道时，禁止写入数据的写入。更具体地，MPU14作为固件，如图3所示，构成头部定位控制电路32及偏离磁道检测电路36。这里，头部定位控制电路32包括图3所示控制系统的一部分。

头部定位控制电路32具有定位控制器(C)34，定位控制器(C)34基于作为位置误差信号(Position Error Signal:PES)而运算的解调定位误差[ed]，确定控制量u。另外，头部定位控制电路32包含图1所示的头部H0及H1、臂机构3、解调电路240、241、驱动器IC19及VCM4。这里，头部H0及H1通过头部定位机构6一体地移动。但是，为了选择头部H0及H1的一方而定位所选择的一方的头部H0及H1，头部H0及H1被进行伺服控制。从而，为了便于说明，头部定位机构6如图3所示，包含分别控制头部H0及H1的头部定位机构部P₀、P₁，头部定位机构部P₀、P₁选择性地被切换而进行控制工作。另外，图3中，成为选择头部H0作为主头部时的构成。即，头部H0、H1的解调位置y_d0、y_d1分别成为主解调位置、副解调位置，头部H0、H1的解调速度v₀、v₁分别成为主解调速度、副解调速度。在解调位置寄存器y_p写入主解调位置y_d0。

图3所示的头部定位机构6(头部定位机构部P₀或者P₁)以控制量u被进行控制，以选择为主头部的头部H0位于目标位置[r]的方式被进行伺服控制。解调定位误差[ed]通过减法器作为主解调位置y_d0与目标位置[r]的差别而运算出。该解调定位误差[ed]向定位控制器(C)34输入，在定位控制器(C)34中，运算使解调定位误差[ed]成为零的控制量u并输出。然后，头部定位机构6响应于该控制量u而被驱动，根据控制量u，使头部H0及H1在盘1上移动。更具体地，驱动器IC19向VCM6供给与控制量u对应的驱动电流。然后，VCM6被驱动，揺动臂机构3，使主头部例如头部H0向盘1上的目标位置r移动。伴随该头部H0、H1的移动，头部H0、H1的位置分别作为绝对位置y₀、y₁被读出。然后，将这些头部H0、H1的绝对位置y₀、y₁加上干扰w₀、w₁，输出解调位置y_d0、y_d1。这里，由于头部H0和头部H1的位置解调交替地进行，所以主解调位置y_d0和副解调位置y_d1相对于伺服采样周期，以相互错开180°相位的定时被更新。

如上所述，头部H0及H1通过由一个控制量u驱动的VCM4，由头部定位机构6移动。另外，在分别独立的臂安装的头部H0及H1的绝对位置y0、y1，存在相对的位置偏离。进而，对于头部H0及H1的干扰w₁、w₂也不一 样。从而，能够看作是头部定位机构部P₀或者P₁按头部H0及H1的每个而设置，由这些头部定位机构部P₀、P₁独立地驱动头部H0及H1。从而，能够看作对于头部H0及H1，独立地附加干扰w₁、w₂。

在图3中的定位控制电路32中，图2所示的头部H0被选择为主头部而设定为控制对象，图2所示的头部H1被设定为副头部而用于控制参数的导出。主头部H0作为控制对象，由头部定位机构部P₀定位控制到目标位置[r]。参照代入了在该定位控制中求出的主头部H0的主解调位置(y_d0)的解调位置寄存器值y_p，在偏离磁道检测电路36中禁止写入。另外，参照以该解调位置寄存器值y_p为基准加上主及副解调速度v₀、v₁而求出的主及副推定位置y_n、y'_n，在偏离磁道检测电路36中，禁止写入。

如图3所示，从定位控制电路32向偏离磁道检测电路36输入主解调位置y_d0及副解调位置y_d1。偏离磁道检测电路36具备求出解调位置寄存器值(y_p)的绝对值的绝对值运算器39及将阈值d_p作为比较对象而输入的比较器41。在偏离磁道检测电路36中，若解调位置寄存器值(y_p)的绝对值超过阈值d_p，则从比较器41向OR电路44输出写入禁止标志f_p。然后，从OR电路44，向W通道12W输出写入禁止标志f_wi,禁止由主头部H0进行的数据的写入。

另外，偏离磁道检测电路36具备被输入主解调位置y_d0及副解调位置y_d1的速度运算器(VG0、VG1)37、38。该速度运算器(VG0、VG1)37、38根据当前解调位置y_d0、y_d1与前次采样的前次解调位置y_d0、y_d1的差别运算主及副解调速度v₀、v₁。另外，偏离磁道检测电路36具备以预定定时响应于例如伺服门信号而交替地输出主及副解调速度v₀、v₁的开关46。主及副解调速度v₀、v₁以预定的定时从开关46输出，由加法电路45加到解调位置寄存器值y_p。从而，主及副推定位置y_n、y'_n以预定定时从加法电路45交替地输出。偏离磁道检测电路36具备求出主及副推定位置y_n、y'_n的绝对值的绝对值运算器40及将阈值d_n作为比较对象而输入的比较器42。若主及副推定位置y_n、y'_n的绝对值超过阈值d_n，则该比较器42向OR电路44输出写入禁止标志f_n。然后，从OR电路44向W通道12W输出写入禁止标志f_wi， 禁止由主头部H0进行的数据的写入。

如以上，在偏离磁道检测电路36中，响应于写入禁止标志f_p及写入禁止标志f_n向OR电路44的输入，向W通道12W输出写入禁止标志f_wi，禁止由主头部H0进行的数据的写入。

接着，以下参照图4说明磁盘装置中的写入控制工作。

如图4所示，若磁盘装置的写入控制工作开始(B10)，则等待伺服门打开(B12)。伴随盘1的旋转，伺服门信号SG₀、SG₁被断言而供给于读出通道12R₀、12R₁，从而各伺服门打开，此时确认是否是来自作为控制对象的主头部H0的读出信号的处理(B14)。在是来自主头部H0的读出信号的处理的情况下(B14的是)，在伺服门信号SG₀被断言期间，设置在W通道12W的写入门(未图示)被无效(B16)。从而，经由W通道12W的由主头部H0进行的数据写入被中断。在伺服门信号SG₀被断言期间，某伺服图形S₀[k]被断言，对伺服数据进行采样(B18)。从将头部H0定位到绝对位置y₀时获得的伺服数据求出主解调位置y_d0，将解调位置(y_p[k]＝y_d0[k])存储于解调位置寄存器56(B20)。

在当前伺服数据的采样定时之前的伺服数据的采样定时求出了以前主解调位置(y_d0[k-1])的情况下，用速度运算器[VG0]37根据以前主解调位置(y_d0[k-1])及当前主解调位置(y_d0[k])运算主解调速度v₀[k]，并存储在寄存器54(B22)。然后，根据主解调位置(y_p[k]＝y_d0[k])和主解调速度v₀[k]，计算主推定位置y_n[k](y_n[k]＝y_p[k]+v₀[k])(B24)。然后，伺服门信号SG0被无效，当前伺服图形S₀[k]的读出结束(B26)。从而，设置在W通道12W的写入门(未图示)被断言，从而经由W通道12W恢复由主头部H0进行的数据写入(B28)。

在数据写入的状态下，确认解调位置寄存器值(y_p[k])的绝对值是否比阈值dp大(B30)。另外，确认主推定位置y_n(y_n[k])的绝对值是否比阈值d_n大(B30)。在解调位置寄存器值(y_p[k])比阈值dp大的情况下，或者，在主推定位置(y_n[k])的绝对值比阈值d_n大的情况下(B30的是)，从OR电路44输出写入禁止标志f_wi，从而写入通道12W的伺服门被无效(B34)。伴随伺服门的无 效，从HDC10输出写入出错。

另一方面，在块B14，在不是来自作为控制对象的主头部H0的读出信号的处理、而是来自副头部H1的读出信号的处理的情况下(B14的否)，在伺服门信号SG1被断言的期间，通过副头部H1，伺服图形S₁[k]被断言，从而对伺服数据进行采样(B38)。在当前伺服数据的采样定时之前、在副头部H1的伺服数据的采样定时求出了以前副解调位置(y_d1[k-1])的情况下，用速度运算器[VG2]38根据以前副解调位置(y_d1[k-1])及当前副解调位置(y_d1[k])运算副解调速度v₁[k]，并存储在寄存器55(B40)。根据主解调位置y_p[k]和副解调速度v₁[k]，计算副推定位置y'_n[k](y'_n[k]＝y_p[k]+v₁[k])(B42)。若伺服门信号SG1被无效，则伺服图形S₁[k]例如伺服图形S₁[0]也被无效，从而伺服数据的采样完成(B44)。这里，在伺服门信号SG1被断言的期间，设置在W通道12W的写入门(未图示)也维持被断言，经由W通道12W，由主头部H0进行的数据写入继续。

在数据写入的状态下，确认副推定位置(y'_n[k])的绝对值是否比阈值d_n大(B30)。在副推定位置y'_n的绝对值比阈值d_n大的情况下，从OR电路44输出写入禁止标志f_wi，从而写入通道12W的伺服门被无效(B34)。伴随伺服门的无效，从HDC10输出写入出错。

在解调位置(y_p[k])的绝对值不比阈值d_p大、另外主及副推定位置y_n[k]、y'_n[k]的绝对值不比阈值d_n大的情况下(B30)，由主头部H0进行的数据写入继续。然后，等待下一伺服门信号SG₀、SG₁的输入，从而再次开始从块B12开始的处理。

在图4所示的处理中，对图3所示的各部分提供图5(a)～(c)及图6(a)～(c)所示的信号，并如图5(d)～(i)所示读出数据。更详细地，如图5(a)及图6(a)所示，若伺服门信号SG0被断言，则如图5(c)所示写入门信号WG被无效。从而，读出通道12R₀的伺服门打开，写入通道12W的写入门关闭。另外，若伺服门信号SG0被无效，则写入门信号WG被断言。从而，读出通道12R₀的伺服门关闭，写入通道12W的写入门打开，在写入门信号WG的断言期间，由主头部H0的写入头部进行的写入继续。

在伺服门信号SG0的断言期间，从某伺服图形S₀[0]采样伺服数据，如图5(d)所示，求出主头部的绝对位置y₀的解调结果即主解调位置(y_d0)，并存储于寄存器52。这里，如图5(f)所示，对解调位置寄存器值y_p[0]代入主解调位置y_d0，存储在寄存器56。

在对伺服图形S₀[0]前的伺服图形S₀[-1]进行采样而求出了以前主解调位置(y_d0[-1])的情况下，如图5(g)所示，用速度运算器[VG0]37根据当前主解调位置(y_d0[0])与以前主解调位置(y_d0[-1])之差运算主解调速度v₀[0]＝y_d0[0]-y_d0[-1]，并存储在寄存器54。另外，如图5(i)所示根据解调位置寄存器值(y_p[0])和主解调速度v₀[0]求出主推定位置(y_n[0])，并存储在寄存器59。

如图5(b)及图6(b)所示，在伺服门信号SG₁被断言时，如图5(c)所示写入门信号WG维持被断言，由主头部H0的写入头部进行的写入工作维持。然后，在伺服门信号SG₁的断言期间，通过副头部H1，从某伺服图形S₁[0]采样伺服数据，如图5(e)所示，求出副头部的绝对位置y₁的解调结果即副解调位置(y_d1)，并存储在寄存器53。在对当前伺服图形S₁[0]之前的伺服图形S₁[-1]进行采样而求出了以前副解调位置(y_d1[-1])的情况下，用速度运算器[VG2]38根据以前副解调位置(y_d1[-1])及当前副解调位置(y_d1[0])如图5(h)所示运算副解调速度v₁[0]＝y_d1[0]-y_d1[-1]，并存储在寄存器55。另外，根据解调位置寄存器值(y_p[0])和副解调速度v₁[0]求出副推定位置(y'_n[0])，并存储在寄存器59。

同样，在伺服门信号SG₀的断言期间，从下一伺服图形S₀[1]采样伺服数据，从主绝对位置y₀求出主解调位置(y_d0[1])，并存储在寄存器52。这里，对解调位置y_p[1]代入主解调位置y_d0，并存储在寄存器56。然后，如图5(g)所示，根据从伺服图形S₀[0]求出的主解调位置(y_d0[0])与当前主解调位置(y_d0[1])之差求出主解调速度v₀[1]，并存储在寄存器54。另外，根据解调位置寄存器值(y_p[1])和主解调速度v₀[1]求出主推定位置(y_n[1])，并存储在寄存器59。

另外，同样，在伺服门信号SG₁被断言的期间，由副头部H1从下一伺 服图形S₁[1]求出副解调位置(y_d1[1])。然后，根据以前副解调位置(y_d1[0])及当前副解调位置(y_d1[1])如图5(h)所示运算副解调速度v₁[1]，并存储在寄存器55。如图5(i)所示根据主解调位置寄存器值(y_p[1])和解调速度v₀[1]求出副推定位置(y'_n[1])，并存储在寄存器59。

通过上述处理，如图6(d)所示，根据伺服门信号SG0的断言，如实线(H0POS)上黑圆所示，逐次求出解调位置(y_p[0]～y_p[k])。这里，实线(H0POS)表示头部H0距目标值(r)的变位。另外，如黑三角所示，在解调位置(y_p[0]～y_p[k])的检测定时，根据解调位置(y_p[0]～y_p[k])和解调速度(v₀[1]～v₀[k])求出主推定位置(y_n[1]～y_n[k])。

另外，通过上述处理，如图6(d)所示，关于副头部H1，如虚线(H1 POS)上白圆所示，求出副解调速度(v₁[0]～v₁[k])，另外，根据主解调位置(y_p[1]～y_p[k])和该副解调速度(v₁[0]～v₁[k])，如白三角所示，在副解调速度(v₁[0]～v₁[k])的检测定时求出副推定位置(y'_n[1]～y'_n[k])。这里，虚线(H1 POS)表示头部H1距目标值(r)的变位。

如图6(d)所示，解调位置y_p[1]比阈值(+d_p)小(y_p[1]<+d_p)，另外，推定位置y_n[1]也比阈值(+d_n)小(y_n[1]<+d_n)。从而，不产生写入禁止标志f_p、f_n。同样，解调位置y_p[2]比阈值(+d_p)小(y_p[2]<+d_p)，另外，推定位置y_n[2]也比阈值(+d_n)小(y_n[2]<+d_n)。从而，同样，不产生写入禁止标志f_p、f_n。

但是，伺服图形S₁[2]读出时的推定位置y'_n[2]超过阈值(+d_n)，判断为在下一采样发生偏离磁道。然后，基于推定位置的写入禁止标志f_n被断言，写入禁止信号f_wi被断言，写入门WG被无效，由写入通道12W内的写入放大器进行的写入工作被抑制。

在上述实施方式中，如已经说明的，由于由头部H0和头部H1进行的位置解调交替地进行，所以位置解调值y_d0与位置解调值y_d1以相对于采样周期相互错开180°相位的定时被更新。这里，头部H0和头部H1的解调位置y_d0、y_d1能够分别用(y_d0＝P₀·u+w₀)及(y_d1＝P₁·u+w₁)表示。这里，P₀及P₁是头部H0及H1的传递函数，若将头部H0和头部H1的传递函数P₀及P₁的差置为ΔP，设P₁＝P₀+ΔP，则两者的解调速度差别用下式表示：

d(y_d1)/dt-d(y_d0)/dt＝d(ΔP·u+w₁-w₀)/dt。

这里，y_d1表示副解调位置，y_d0表示副解调位置，另外，d(y_d1)/dt表示解调速度v₁，d(y_d0)/dt表示解调速度v₀。头部H0与头部H1的传递函数差ΔP极小，若认为其输入响应(ΔP·u)比因头部H0与头部H1之间的伺服写入及安装误差引起的变位干扰差别(w₁-w₀)小得多，则解调速度差别近似成为：

d(y_d1)/dt-d(y_d0)/dt≈d(w₁-w₀)/dt。

进而，由于变位干扰w₀、w₁几乎是DC分量，所以能够认为进一步近似为：

d(y_d1)/dt-d(y_d0)/dt≈0。

因此，若头部H0的推定位置

y_n0＝y_d0+∫{d(y_d0)/dt}dt≈y_d0+∫{d(y_d1)/dt}dt，

能够通过在头部H0的解调位置对头部H0的解调速度v₀或头部H1的解调速度v₁进行时间积分而获得。

在这样的伺服系统中，当在头部H0及头部H1中产生头部H0及头部H1的传递函数差ΔP等为能够忽视的程度的大小的解调速度的情况下，能够使头部H0与头部H1的解调速度近似相等。

基于这样的考察，研究图3所示的伺服系统。在图3所示的伺服系统中，根据由各个头部解调的解调位置y_d0、y_d1，用速度运算器(VG0、VG1)37、38求出各个头部的解调速度v₀、v₁。这里，具体地，速度运算器(VG0、VG1)37、38计算从前次伺服采样中的解调位置到当前伺服采样中的解调位置为止的变化量作为解调速度v₀、v₁。开关46，在解调位置y_d0被更新时，选择解调速度v₀作为输入，在解调位置y_d1被更新时，选择解调速度v₁作为输入。开关46输出解调速度v₀、v₁的某一个作为解调速度v。根据解调位置y_p和解调速度v₀、v₁，求出激活得头部H0在下一采样中的主推定位置y_n(y_n[k]＝y_p[k]+v₀[k])及副推定位置y'_n(y'_n[k]＝y_p[k]+v₁[k])，且在其绝对值超过了阈值d_n的情况下，断言写入禁止标志f_n。除了基于与主头部H0的当前位置相当的解调位置y_p而生成的写入禁止标志f_p之外，还根据预定主头部H0将到达的主推定位置(y_n)及副推定位置(y'_n)产生写入禁止标志f_n。并且，根据写入禁止标志f_p与写入禁止标志f_n的逻辑和获得写入禁止信号f_wi。

根据上述实施方式，在运算推定位置y_n[1]、y_n[2]…y_n[k]的期间，求出推定位置y'_n[1]、y'_n[2]…y'_n[k]。从而，能够基于推定位置y_n[1]、y_n[2]…y_n[k]及推定位置y'_n[1]、y'_n[2]…y'_n[k]输出写入禁止标志f_n。从而，在主头部的写入工作中，即使在主头部H0产生急剧的速度变化从而主头部接近相邻磁道，在推定位置y_n[k-1]及y_n[k]间，也可推定出推定位置y'_n[k-1]而输出写入禁止标志f_n。从而，基于主头部H0的急剧的速度变化，能够切实地防止擦除相邻磁道的已有写入数据的情况。

这样，在主头部H0伴随大的速度而偏离磁道了的情况下，通过由与写入工作中的主头部不同的副头部读出位置误差信息，能够提高因速度引起的偏离磁道状态的检测速率、即写入禁止处理的速率。

[变形实施方式]

在上述实施方式中，设定为从2个头部H0、H1所访问的伺服图形读出的伺服图形信号的相位相互错开180°。在变形实施方式中，利用除了2个头部H0、H1以外还增加了另一头部H2的3个头部。另外，也可以不使用3个而使用其以上的头部来运算推定位置。在使用3个头部H0、H1、H2的情况下，只要利用从多个盘1选定的3个记录面并设定为使来自各记录面的伺服图形信号的相位相互错开120°即可。另外，在使用4个头部H0、H1、H2、H3的情况下，只要利用4个记录面且设定为使来自各记录面的伺服图形信号的相位相互错开90°即可。

在利用3个头部H0、H1、H2的伺服系统中，如图7(其中，构成为将头部H0设为主头部且将头部H1、H2设为副头部)所示，对头部H0、H1、H2的头部位置进行定位的头部定位机构6包含头部定位机构部P0、P1、P2，从头部H0、H1、H2输出解调位置y_d0、y_d1、y_d2。并且，从速度运算器(VG0、VG1、VG2)37、38-1、38-2向开关46输出主及副解调速度v₀、v₁、v₂。主及副解调速度v₀、v₁、v₂以预定的定时从开关46输出，由加法电路加到解调位置寄存器值(y_p[k])上，从加法电路以预定定时依次输出主推定位置y_n及副推定位置y'_n、y”_n。

根据该变形实施方式，在运算主推定位置y_n[1]、y_n[2]…y_n[k]的定时的 期间，求出第1及第2副推定位置y'_n[1]、y'_n[2]…y'_n[k]及y”_n[1]、y”_n[2]…y”_n[k]。从而，基于主推定位置y_n[1]、y_n[2]…y_n[k]及2个副推定位置y'_n[1]、y'_n[2]…y'_n[k]及y”_n[1]、y”_n[2]…y”_n[k]，能够输出写入禁止标志f_n，即使在主头部H0产生急剧的速度变化而接近相邻磁道，也能够通过写入禁止标志f_n，更切实地防止擦除相邻磁道的已有写入数据的情况。

如上所述，实施方式的HDD具有多个头部面，在各头部面之间沿着圆周方向错开的位置，将伺服图形记录到记录面。并且，在某头部对记录面的写入中，能够由不同头部从其他记录面取得定位信息。从而，除了再现写入中的记录面的伺服图形的定时以外，还由其他头部再现其他记录面上的伺服图形，并在该伺服图形的再现定时，也能够更新某伺服采样中的推定位置。结果，对于伺服采样间的急剧的速度干扰的发生，也能够尽早地检测偏离磁道状态的发生，从而停止写入工作。

这样，通过使用由交错伺服和多通道获得的写入头部以外的定位信息，并与写入头部的定位信息组合，能够提高推定位置更新的速率，切实地防止漂移下的写入。

虽然说明了本发明的几个实施方式，但是这些实施方式只是作为例子而呈现的，并非要限定发明的范围。这些新实施方式可以其他各种形态实施，在不脱离发明的主旨的范围，能够进行各种省略、置换、变更。这些实施方式和/或其变形包含于发明的范围和/或主旨，并且也包含于权利要求的范围记载的发明及其均等的范围。