包括漏电流感测单元的半导体集成电路设备及其操作方法与流程

文档序号:11954861阅读:219来源:国知局
包括漏电流感测单元的半导体集成电路设备及其操作方法与流程

本申请要求于2014年10月30日提交韩国知识产权局的韩国专利申请No.10-2014-0148919的优先权,其整体内容通过引用合并于此。

技术领域

各实施例总体上涉及半导体集成电路设备及其操作方法,更具体地,涉及包括漏电流感测单元的半导体集成电路设备及其操作方法。



背景技术:

随着移动和数字信息通信以及消费者电子工业的快速发展,研究表明现有的电荷受控电子器件遇到了限制。因而,除了现有的电荷受控电子器件之外,需要开发新的功能存储器件。具体地,需要开发具有大容量、超高速度和超低功率的下一代存储器件以满足主信息装置中对大容量存储器的需求。

当前,下一代存储器件采用使用电阻材料作为存储器介质的阻变式存储器件。典型的阻变式存储器件是相变随机存取存储器(PCRAM)、电阻RAM(ReRAM)和磁阻RAM(MRAM)。

阻变式存储器件可以包括存储器单元。存储器单元可以由开关器件和电阻器件构成,并且根据电阻器件的设定/复位状态来存储数据“0”或“1”。

由于各种因素,在阻变式存储器件中可能出现漏电流。例如,在高度集成的开关器件的制造中或者在各种薄膜的形成中可能出现漏电流。

这些漏电流可能在电阻存储器件中引起设定/复位确定错误。



技术实现要素:

根据一个实施例,提供了一种半导体集成电路设备。该半导体集成电路设备可以包括漏电流感测单元,被配置成感测单元阵列的纯漏电流;以及确定电路单元,被配置成在处于读取模式时将输入节点的电压电平与参考电压进行比较并且确定读取数据的状态。其中输出电流可以与输入节点处的单元阵列的读取电流进行比较,并且输出电流可以包括纯漏电流和参考电流之和。

根据一个实施例,提供了一种操作半导体集成电路设备的方法。该方法可以包括测 量单元阵列的漏电流;施加单元阵列的读取电压并且将参考电流与通过单元阵列的读取电流反映的漏电流进行比较;以及将比较结果与参考电压进行比较并且确定单元阵列的设定状态或复位状态。

根据一个实施例,提供了一种半导体集成电路设备。该半导体集成电路设备可以包括单元阵列,其包括多条字线、与多条字线交叉的多条位线以及位于字线和位线的交点处的可变电阻器。该半导体集成电路设备可以包括模式设定单元,其被配置成通过将第一电压施加到单元阵列来设定漏电流感测模式,并且通过将第二电压施加到单元阵列来设定读取模式。该半导体集成电路设备可以包括参考电流生成单元,其被配置成在处于读取模式时向输出节点提供参考电流。该半导体集成电路设备可以包括漏电流生成单元,其包括电容器环路,并且被配置成在处于漏电流感测模式时根据电容器环路中储存的电荷量来生成漏电流并且将漏电流传输到输出节点。该半导体集成电路设备可以包括漏电流补偿单元,其被配置成在处于读取模式时将读取模式下的电压与第一电压的分量之比反映到被施加到输出节点的漏电流;以及确定电路单元,其被配置成将对应于单元阵列的电流和输出节点的电流之间的比较结果的电压与参考电压进行比较,并且确定单元阵列的设定状态或复位状态。

根据一个实施例,提供了一种半导体集成电路设备。该半导体集成电路设备可以包括单元阵列,其包括多条字线、与多条字线交叉的多条位线、位于字线和位线的交点处的存取器件、以及电阻值根据存取器件的操作而选择性地变化的数据储存单元。该半导体集成电路设备可以包括漏电流生成单元,其包括电容器环路,并且被配置成根据电容器环路中储存的电荷量来生成漏电流并且在漏电流感测模式下将漏电流传输到输出节点。该半导体集成电路设备可以包括确定电路单元,其被配置成将对应于单元阵列的电流和输出节点的电流之间的比较结果的电压与参考电压进行比较,并且被配置成在读取模式下确定单元阵列的设定状态或复位状态。

根据一个实施例,提供了一种半导体集成电路设备。该半导体集成电路设备可以包括:单元阵列;漏电流生成单元,其包括电容器环路,并且被配置成在漏电流感测模式下根据电容器环路中存储的电荷量来生成漏电流并且将漏电流传输到输出节点。该半导体集成电路设备可以包括转换单元,其被配置成接收漏电流、对漏电流执行数字编码、以及储存被数字编码的漏电流,并且在处于读取模式时将所储存的漏电流提供给输出节点。该半导体集成电路设备可以包括确定电路单元,其被配置成在处于读取模式时将对应于从单元阵列提供的读取电流和输出节点的电流之间的比较结果的电压与参考电压进行比较,并且确定读取数据的状态。

根据一个实施例,提供了一种电子装置,其包括处理器,其耦接到总线;以及存储 器,其耦接到总线并且被配置成储存用于处理器的操作的数据以及通过总线存取的数据。该存储器可以包括半导体集成电路设备。该半导体集成电路设备可以包括漏电流感测单元,其被配置成感测单元阵列的纯漏电流;以及确定电路单元,其被配置成在处于读取模式时将输入节点的电压电平与参考电压进行比较并且确定读取数据的状态。其中输出电流可以与输入节点处的单元阵列的读取电流进行比较,并且输出电流可以包括纯漏电流和参考电流之和。

附图说明

图1和2是图示根据一个实施例的包括漏电流感测单元的半导体集成电路设备的表示的电路图。

图3是图示根据一个实施例的使能信号生成单元的表示的电路图。

图4是图示根据一个实施例的半导体集成电路设备的操作的表示的时序图。

图5是图示根据一个实施例的包括转换单元的半导体集成电路设备的表示的电路图。

图6和7是图示根据一个实施例的包括漏电流生成单元的半导体集成电路设备的表示的电路图。

图8是图示根据一个实施例的半导体集成电路设备的操作的表示的时序图。

图9是图示根据一个实施例的存储卡的示例的表示的示意图。

图10是图示根据一个实施例的电子系统的表示的示例的框图。

图11是图示根据一个实施例的数据储存装置的表示的示例的框图。

图12是图示根据一个实施例的电子装置的表示的示例的框图。

具体实施方式

在下文中,将参照附图描述实施例的各示例。这里参照作为实施例的示例(和中间结构)的示意图的横截面图来描述实施例的各示例。因而,将预期到作为例如至少技术和/或公差的结果而出现的图示形状的变化。因此,各实施例的示例不应被解释为限于这里示出的特定形状的区域,而是可以包括因例如制造导致的形状的偏离。在附图中,层和区域的长度和尺寸可以为了清楚起见而被放大。附图中相同的附图标记表示相同的元件。还将理解,当一个层被称为在另一层或衬底“上面”时,其可以直接在该另一层或 衬底上面,或者也可以存在中间层。

这里参照作为理想化的实施例的示意图的横截面图和/或平面图描述了各实施例。尽管将说明和描述各实施例的某些示例,但是本领域普通技术人员将认识到,在不偏离本申请的原理和精神的情况下在这些示例性实施例中可以进行改变。

参照图1,半导体集成电路设备100可以包括单元阵列110、模式设定单元120和参考电压生成单元130。半导体集成电路设备100可以包括漏电流感测单元140、确定电路单元150和电流比较单元160。

单元阵列110可以包括交叉阵列类型的存储器单元,其包括数据储存单元。数据储存单元可以包括例如插入在多条字线和多条位线的交点处的电阻材料。在包括交叉阵列类型的存储器单元的示例中,可以根据相应的字线和相应的位线的选择来选择一个存储器单元。

模式设定单元120可以根据输入电压确定漏电流测量模式和读取模式。模式设定单元120可以包括电压源122、比较单元124和开关单元N1。

电压源122可以根据设定模式提供第一电压VIN1或第二电压VIN2。例如,第一电压VIN1可以是小于或等于阈值电压VTH的电压。阈值电压可以驱动单元阵列110的单位存储器单元(未示出)。因而,在理论上,当施加第一电压VIN1时,单元阵列110的单位存储器单元不应被驱动。第二电压VIN2可以是读取电压Vread。读取电压Vread可以读取单元阵列110中存储的数据。

参考电流生成单元130可以包括电流源132、电流镜单元135和第一开关137。

电流源132可以耦接在接地端子和电流镜单元135之间。电流源132可以提供参考电流Iref,其被提供给单元阵列110。

电流镜单元135可以包括第一PMOS晶体管P1和第二PMOS晶体管P2。第一PMOS晶体管P1和第二PMOS晶体管P2可以被耦接,使得参考电流Iref被镜像到第二PMOS晶体管P2的漏极。例如,第一PMOS晶体管P1的源极可以耦接到电源电压端子VDD。第一PMOS晶体管P1的漏极可以耦接到电流源132。第一PMOS晶体管P1的栅极可以耦接到电流源132并且同时耦接到第二PMOS晶体管P2的栅极。第二PMOS晶体管P2的源极可以耦接到电源电压端子VDD。第二PMOS晶体管P2的漏极可以耦接到第一开关137。第一开关137可以耦接在电流镜单元135和输出节点X1之间。第一开关137可以被设计成在从电压源122提供第一电压VIN1时断开并且在提供第二电压VIN2时接通。

漏电流感测单元140可以包括漏电流生成单元142和漏电流补偿单元145。

漏电流生成单元142可以包括第三PMOS晶体管P3、电容器C和第二开关143。第三PMOS晶体管P3可以耦接在电源电压端子VDD和输出节点X1之间。电容器C可以耦接在电源电压端子VDD和第三PMOS晶体管P3的栅极之间。第二开关143可以耦接在第三PMOS晶体管P3的栅极和第三PMOS晶体管P3的漏极之间。第二开关143可以被设计成在施加第一电压VIN1时接通并且在施加第二电压VIN2时断开。就是说,漏电流生成单元142可以是耦接在电源电压端子VDD和输出节点X1之间的电容器环路。

漏电流补偿单元145可以包括第四PMOS晶体管P4和第三开关148。第四PMOS晶体管P4可以包括耦接到电源电压端子VDD的源极。第四PMOS晶体管P4的栅极可以共同耦接到第三PMOS晶体管P3的栅极和电容器C。第四PMOS晶体管P4的漏极可以耦接到第三开关148。第四PMOS晶体管P4的尺寸可以是第三PMOS晶体管P3的尺寸的n倍一样大。数值n可以由式1表示。

[式1]

n=VIN2/VIN1-1

第三开关148可以耦接在第四PMOS晶体管P4和输出节点X1之间。如图第一开关137,第三开关148可以被设计成在施加第一电压VIN1时断开并且在施加第二电压VIN2时接通。例如,第一至第三开关137、143和148可以被设计成使得第一和第三开关137和148可以响应于读取命令而断开,并且第二开关143可以响应于读取命令而接通。

确定电路单元150可以响应于使能信号COMP_EN而将电流比较单元160的输出电压与参考电压Vref进行比较,并且输出设定/复位信号SET/RESET。

如图3中所示,使能信号COMP_EN是通过使读取命令(即,第一和第三开关137和148的使能信号(或第二电压))经由延迟电路单元170而延迟特定时间所生成的信号。延迟电路单元170可以是常规延迟电路。因此,可以通过考虑漏电流Ileeak的测量时间或输出电流Is和读取电流Iread被传输到输入节点X2的传输时间等来确定延迟电路单元的延迟量。

电流比较单元160可以由输入节点X2构成。电流比较单元160可以将从输出节点X1提供给输入节点X2的电流与从单元阵列110提供的读取电流Iread进行比较,并且提供与比较结果对应的电压作为确定电路单元150的输入信号。

将描述半导体集成电路设备100中的感测和补偿漏电流的操作。

参照图1和4,在漏电流感测模式A期间通过电压源122施加第一电压VIN1。因而,第一和第三开关137和148断开并且第二开关143接通。因此,与漏电流Ileak对应的电压被施加到漏电流感测单元140的电容器C并且与漏电流对应的电荷被充电在电容器C中。根据电容器C中充电的电荷量,第三PMOS晶体管P3被驱动,并且因此生成漏电流Ileak。此时,由于第一和第三开关137和148断开,因此仅漏电流Ileak在输出节点X2中流动,并且在漏电流感测模式A下与漏电流对应的电荷被连续充电在电容器C中。

将参照图2和3描述读取模式B的操作,其中施加第二电压VIN2,即读取电压VREAD。

随着第二电压VIN2被施加,第一和第三开关137和148接通,并且第二开关143断开。在第一和第三开关137和148接通时,流过第一开关137的参考电流Iref、由电容器C中充电的电压驱动的第三PMOS晶体管P3的输出电流Ileak、以及第三开关148的输出电流nIleak汇集在输出节点X1处。此时,由于第三开关148的输出电流nIleak对应于(VIN2/VIN1-1)Ileak,因此输出节点X1的电流Is(以下称为输出电流)变为Iref+Ileak+(VIN2/VIN1-1)Ileak,即,Iref+(VIN2/VIN1)Ileak,并且输出电流Is被传输到电流比较单元160的输入节点X2。这里,第四晶体管P4的尺寸被设定为(VIN2/VIN1-1)Ileak,以消除引起漏电流的第一电压VIN1的分量。结果,输出电流Is可以被解释为反映了纯漏电流的参考电流。漏电流补偿包括对n倍漏电流和测得的漏电流求和,其中n=VIN2/VIN1-1,VIN1是输入电压,并且VIN2是读取电压。

在施加读取命令时,单元阵列110的读取电流Iread被传输到电流比较单元160的输入节点X2,并且电流比较单元160将输出电流Is与读取电流Iread进行比较。例如,电流比较单元160可以不包括具体电路,并且可以仅简单地仅由节点构成。就是说,输入节点X2的电位可以根据从输入节点X2两侧提供的电荷量的变化而改变。因而,在输入节点X2中可以执行虚拟电流比较功能。

当读取电流Iread小于输出电流Is时,输入节点X2的电位可以增大。当读取电流Iread大于输出电流Is时,输出电流Is被漏(drained)向单元阵列,并且因而输入节点X2的电位可以被降低。

在输入使能信号COMP_EN之后,确定电路单元150对输入节点X2的电压和参考电压VREF进行比较,并且输出设定信号SET或复位信号RESET。

根据一个实施例,可以在执行单元阵列的读取操作之前感测单元阵列的泄漏信息,并且在实际读取模式下可以补偿预先检测到的漏电流量。因此,可以防止由于漏电流引起的单元阵列的读取错误。

参照图5,漏电流感测单元140a可以包括漏电流生成单元142a、漏电流补偿单元145a和转换单元180。单元阵列110、模式设定单元120、参考电流生成单元130、确定电路单元150和电流比较单元160的配置分别与图1和2中所示的单元阵列110、模式设定单元120、参考电流生成单元130、确定电路单元150和电流比较单元160的配置基本上相同。

实施例中的漏电流生成单元142a可以包括第三PMOS晶体管P3和第二开关143。第三PMOS晶体管P3可以耦接在电源电压端子VDD和输出节点X1之间。第二开关143可以耦接在第三PMOS晶体管P3的栅极和漏极之间。第二开关143可以被设计成在施加第一电压VIN1时接通并且在施加第二电压VIN2时断开。虚拟电容器C1可以被形成在第三PMOS晶体管P3的栅极和漏电流补偿单元145a之间。

漏电流补偿单元145a可以包括第四PMOS晶体管P41、第三开关148a和第四开关148b。在一个实施例中第四PMOS晶体管P41可以由虚拟电容器C1中充电的电压使能以切换电源电压VDD。第三开关148a可以耦接在第四PMOS晶体管P41和输出节点X1之间。第四开关148b可以耦接在第四PMOS晶体管P41的栅极和转换单元180之间。第三和第四开关148a和148b可以被设计成在施加第一电压VIN1时断开并且在施加第二电压VIN2时接通。

转换单元180可以包括模数转换器(ADC)184、数模转换器(DAC)184和漏电流储存单元186。

ADC 182接收虚拟电容器C1中存储的电容值并且将电容值转换成数字代码。

DAC 184接收从ADC 182输入的数字代码并且生成用于驱动漏电流补偿单元145a的电流。

漏电流储存单元186可以储存与从ADC 182提供的漏电流对应的数字代码,并且随后在读取模式下将数字代码提供给DAC 184。

通过安装转换单元180,通过对漏电流的仅一次感测操作来存储并且连续使用漏电流,因此可以不必要每当执行读取模式时都感测漏电流。因此,可以减少感测漏电流所需的时间。

此时,ADC 182和DAC 184中的至少一个可以进一步包括被配置成消除第一电压VIN1的分量的影响的控制单元(未示出)。控制单元可以包括常规加法器、减法器、或偏移控制器等,并且可以根据第一电压VIN1的电压电平来控制ADC 182和DAC 184的输出电平。

当ADC 182和DAC 184中的至少一个包括控制单元时,第四PMOS晶体管P41可以被形成为包括与第三PMOS晶体管P3基本上相同的尺寸。

然而,当控制单元未被包括在ADC 182和DAC 184中的任一个中时,如图1的实施例中的那样,第四PMOS晶体管P41可以被配置成其尺寸为第三PMOS晶体管P3的尺寸的n倍一样大(还参见以上式1)。

在一个实施例中已经描述了包括交叉阵列结构的单元阵列110,但是如图6和7中所示可以应用包括存取器件111的单元阵列110a。

当感测包括多条字线和与多条字线交叉的多条位线、位于字线和位线的交点的存取器件111以及数据储存单元(例如通过存取器件选择性地存储数据的可变电阻器)的单元阵列110a的漏电流时,字线可以提供漏电流生成条件。因此,没有必要施加小于或等于阈值电压的第一电压VIN1,并且没有必要安装消除第一电压VIN1的影响的漏电流补偿单元。

下文将参照图6描述包括其配置的半导体集成电路设备。用于感测漏电流的半导体集成电路设备100a可以包括单元阵列110a、模式设定单元120a和参考电流生成单元130。半导体集成电路设备100a可以包括漏电流生成单元142、确定电路单元150和电流比较单元160。

单元阵列110a可以被配置成使得存取器件111位于字线WL和位线BL的交点处,并且根据存取器件111是否导通而将数据选择性地存储在可变电阻器Rv中。单元阵列110a可以包括用于控制位线BL的列开关115,并且单位存储器单元mc可以包括存取器件111和可变电阻器Rv。

模式设定单元120a可以被配置成将设定的读取电压VREAD与单元阵列110a的输出电压进行比较并且驱动开关单元N1。在一个实施例中,由于模式设定单元120a基本上与操作模式无关地提供读取电压,因此模式设定单元120a可以作为电压调节器操作。

参考电流生成单元130可以被设计成包括与图1的参考电流生成单元130基本上相同的配置和操作。

漏电流生成单元142可以耦接在电源电压端子VDD和输出节点X1之间。漏电流生成单元142可以包括第三PMOS晶体管P3、电容器C和第二开关143。第三PMOS晶体管P3可以耦接在电源电压端子VDD和输出节点X1之间。电容器C可以耦接在电源电压端子VDD和第三PMOS晶体管P3的栅极之间。第二开关143可以耦接在第三PMOS晶体管P3的栅极和第三PMOS晶体管P3的漏极之间。第二开关143可以被设计成在施加第一电压VIN1时接通并且在施加第二电压VIN2时断开。

确定电路单元150和电流比较单元160可以包括与图1的确定电路单元150和电流比较单元160基本上相同的配置。

下文将描述具有该配置的半导体集成电路设备100a的操作。

如图6和8中所示,半导体集成电路设备100a关断单元阵列110a的所有字线WL,并且进入用于生成漏电流的漏电流感测模式A。因此,第一开关137断开,并且第二开关143接通。对应于漏电流的电荷被充电在漏电流生成单元142的电容器C中。第三PMOS晶体管P3根据电容器C中充电的电压而被驱动,并且生成漏电流Ileak。由于第一开关137断开,因此仅漏电流Ileak在输出节点X1中流动,并且与漏电流对应的电荷在漏电流感测模式A期间被连续地充电在电容器C中。

如图7和8中所示,当半导体集成电路设备100a进入读取模式B时,第一开关137接通,而第二开关143断开。因而,输出电流Is(是参考电流Iref和漏电流Ileak之和)从输出节点X1流出。

电流比较单元160将从输出节点X1提供的输出电流Is与从单元阵列110a提供的读取电流Iread进行比较,并且将根据比较结果的电位(输入节点的电位)提供给确定电路单元150。

确定电路单元150响应于使能信号COMP_EN而将输入节点X2的电压与参考电压Vref进行比较并且输出设定信号SET或复位信号RESET。

在根据一个实施例的半导体集成电路设备中,由于可以通过禁止字线WL而提供漏电流条件,因此可以省略施加用于提供漏电流的电压并且补偿该电压的影响的电路块。

此外,通过考虑经由以上方法测得的漏电流Ileak,参考电流Iref可以被控制并且提供给单元阵列110和110a。

图9是图示具有根据本技术精神的各实施例的半导体器件的存储卡的表示的示例的示意图。

参照图9,可以提供包括控制器4110、存储器4120和接口部件4130的存储卡系统4100。控制器4110和存储器4120可以被配置成交换命令和/或数据。例如,存储器4120可以用于存储要由控制器4110执行的命令和/或用户数据。

存储卡系统4100可以将数据存储在存储器4120中或者将数据从存储器4120输出到外部。存储器4120可以包括根据上述实施例中的任一个实施例的半导体器件。

接口部件4130可以用于从外部输入数据和向外部输出数据。存储卡系统4100可以是多媒体卡(MMC)、安全数字卡(SD)或便携式数据储存设备。

图10是图示包括根据本技术精神的各实施例的半导体器件的电子装置的表示的示例的框图。

参照图10,可以提供包括处理器4210、存储器4220和输入/输出(I/O)设备4230的电子装置4200。处理器4210、存储器4220和I/O设备4230可以通过总线4246电耦接。

存储器4220可以从处理器4210接收控制信号。存储器4220可以存储用于处理器4210的操作的代码和数据。存储器4220可以用于存储要通过总线4246存取的数据。

存储器4220可以包括根据上述实施例中的任一个实施例的半导体器件。为了详细地实现和修改,可以提供额外的电路和控制信号。

电子装置4200可以构成需要存储器4220的各种电子控制装置。例如,电子装置4200可以用在计算机系统或无线通信设备中,诸如个人数字助理(PDA)、膝上型计算机、便携式计算机、web平板电脑、无线电话、便携式电话、数字音乐播放器、MP3播放器、导航仪、固态盘(SSD)、家用电器或者能够在无线环境中传送和接收信息的任何设备。

下文将参照图11和12描述电子装置4200的详细的实现方案和修改示例。

图11是图示包括根据本技术精神的各实施例的半导体器件的数据储存装置的表示的示例的框图。

参照图11,可以提供诸如固态盘(SSD)的数据储存装置4311。SSD 4311可以包括接口4313、控制器4315、非易失性存储器4318和缓冲存储器4319。

SSD 4311是利用半导体器件储存信息的装置。固态盘4311较之硬盘驱动器(HDD)更快,具有更低的机械延迟或故障率,并且生成更少的热和噪声。此外,SSD 4311可以比HDD更小和更轻。SSD 4311可以广泛地用在笔记本PC、上网本、桌面型PC、MP3 播放器或便携式储存设备中。

控制器4315可以被形成为与接口4313相邻并且可以电耦接到接口4313。控制器4315可以是包括存储器控制器和缓冲控制器的微处理器。非易失性存储器4318可以被形成为与控制器4315相邻并且可以经由连接端子T电耦接到控制器4315。SSD 4311的数据储存容量可以对应于非易失性存储器4318。缓冲存储器4319可以被形成为与控制器4315相邻并且可以电耦接到控制器4315。

接口4313可以电耦接到主机4302,并且可以用于传送和接收诸如数据的电信号。例如,接口4313可以是使用与SATA、IDE、SCSI和/或它们的组合相同的标准的设备。非易失性存储器4318可以经由控制器4315电耦接到接口4313。

非易失性存储器4318可以用于存储通过接口4313接收到的数据。

非易失性存储器4318可以包括根据上述实施例中的任一个实施例的半导体器件。非易失性存储器4318具有即使在针对SSD 4311的电源供给中断时仍保持其中存储的数据的特性。

缓冲存储器4319可以包括易失性存储器。易失性存储器可以是DRAM和/或SRAM。缓冲存储器4319较之非易失性存储器4318具有相对高的操作速度。

接口4313的数据处理速度可以相对快于非易失性存储器4318的操作速度。缓冲存储器4319可以用于临时存储数据。通过接口4313接收到的数据可以经由控制器4315被临时存储在缓冲存储器4319中,并且随后,可以根据非易失性存储器4318的数据记录速度被永久地存储在非易失性存储器4318中。

非易失性存储器4318中存储的数据之中的被频繁使用的数据可以被预先读取并且可以临时存储在缓冲存储器4319中。就是说,缓冲存储器4319可以用于增大SSD 4311的有效操作速度并且减小错误发生率。

图12是图示包括根据本技术精神的各实施例的半导体器件的电子装置的表示的示例的框图。

参照图12,可以提供包括本体4410、微处理器单元4420、电源单元4430、功能单元4440和显示控制器单元4450的电子系统4400。

本体4410可以是由印刷电路板(PCB)形成的主板。微处理器单元4420、电源单元4430、功能单元4440和显示控制器单元4450可以安装在本体4410上。显示单元4460 可以安置在本体4410内部或本体4410外部。例如,显示单元4460可以安置在本体4410的表面上,并且显示由显示控制器单元4450处理的图像。

电源单元4430可以用于从外部电池等接收电压,将电压分成期望电压电平,并且将被分得的电压提供给微处理器单元4420、功能单元4440、显示控制器单元4450等。微处理器单元4420可以从电源单元4430接收电压并且控制功能单元4440和显示单元4460。功能单元4440可以执行电子系统4400的各种功能。例如,当电子系统4400是便携式电话时,功能单元4440可以包括能够通过拨号或者与外部设备4470的通信来执行便携式电话功能的各种部件,诸如针对显示单元4460的图像输出或者针对扬声器的语音输出。当一起安装有相机时,功能单元4440可以用作相机图像处理器。

当电子系统4400电耦接到存储卡等以增大容量时,功能单元4440可以是存储卡控制器。功能单元4440可以通过有线或无线通信单元4480与外部设备4470交换信号。当电子系统4400需要通用串行总线(USB)等来扩展其功能时,功能单元4440可以用作接口控制器。根据上述实施例的半导体器件中的任何一个半导体器件可以应用于微处理器单元4420和功能单元4440中的至少任一个。

以上实施例是说明性的而非限制性的。各种替选方案和等效方案是可能的。本发明不限于这里描述的实施例。本发明也不限于任何特定类型的半导体器件。考虑到本公开,其他添加、删减或修改是显见的,并且应落在所附权利要求的范围内。

通过以上实施例可以看出,本申请提供了以下的技术方案。

技术方案1.一种半导体集成电路设备,包括:

漏电流感测单元,被配置成感测单元阵列的纯漏电流;以及

确定电路单元,被配置成在处于读取模式时将输入节点的电压电平与参考电压进行比较并且确定读取数据的状态,

其中通过将输出电流与读取电流进行比较来确定所述输入节点的电压电平,

其中通过对所述纯漏电流和参考电流进行求和来确定所述输出电流。

技术方案2.根据技术方案1所述的半导体集成电路设备,其中所述确定电路单元被配置成响应于使能信号而将所述输入节点的电压电平与所述参考电压进行比较并且输出设定/复位信号。

技术方案3.根据技术方案1所述的半导体集成电路设备,其中所述漏电流感测单元包括漏电流生成单元,所述漏电流生成单元包括耦接到电源电压端子的电容器环路。

技术方案4.根据技术方案3所述的半导体集成电路设备,其中所述漏电流生成单元包括:

电容器,耦接到所述电源电压端子;

晶体管,耦接到所述电源电压端子并且由所述电容器环路的充电电压驱动;以及

开关,耦接在所述晶体管的栅极和漏极之间并且被配置成在测量漏电流时接通。

技术方案5.根据技术方案1所述的半导体集成电路设备,其中,当所述单元阵列包括具有多条字线、与所述多条字线交叉的多条位线以及位于所述字线和所述位线的交点处的可变电阻器的交叉阵列结构时,

所述漏电流感测单元包括:

漏电流生成单元,其被配置成施加小于或等于所述单元阵列的阈值电压的输入电压并且引起漏电流;以及

漏电流补偿单元,其被配置成:将处于所述读取模式时的电压与所述输入电压的分量之比反映到在所述漏电流生成单元中生成的漏电流,并且生成所述纯漏电流。

技术方案6.根据技术方案5所述的半导体集成电路设备,其中,所述漏电流生成单元包括:

电容器,其耦接到电源电压端子;

第一晶体管,其耦接到所述电源电压端子并且由所述电容器环路的充电电压驱动;以及

第一开关,其耦接在所述第一晶体管的栅极和漏极之间并且被配置成在测量所述漏电流时接通。

技术方案7.根据技术方案6所述的半导体集成电路设备,其中所述漏电流补偿单元包括:

第二晶体管,耦接到所述电源电压端子并且由所述电容器的充电电压驱动;以及

第二开关,耦接到所述第二晶体管和所述漏电流感测单元的输出节点,并且被配置成在处于所述读取模式时接通,

其中所述第二晶体管被配置成具有为所述第一晶体管的尺寸的n倍一样大的尺寸,其中n=VIN2/VIN1-1,VIN1是所述输入电压,而VIN2是所述读取电压。

技术方案8.根据技术方案7所述的半导体集成电路设备,

其中所述漏电流感测单元还包括转换单元,其被配置成将所述漏电流转换成数字代 码并且存储被数字编码的漏电流,

其中所述转换单元包括:

模数转换器ADC,被配置成将在所述漏电流生成单元中生成的漏电流转换成所述数字代码;

数模转换器DAC,被配置成从所述ADC接收所述数字代码、将所述数字代码转换成模拟值、并且将所述模拟值提供给所述漏电流补偿单元,

其中所述漏电流补偿单元包括:

第三开关,耦接在所述DAC与所述第二晶体管的栅极及所述电容器二者之间,所述第三开关被配置成在处于所述读取模式时接通。

技术方案9.根据技术方案5所述的半导体集成电路设备,其中所述漏电流感测单元还包括:

转换单元,其被配置成将所述漏电流转换成数字代码并且存储被数字编码的漏电流。

技术方案10.根据技术方案9所述的半导体集成电路设备,其中所述转换单元包括:

模数转换器ADC,被配置成将在所述漏电流生成单元中生成的漏电流转换成所述数字代码;

数模转换器DAC,被配置成从所述ADC接收所述数字代码、将所述数字代码转换成模拟值、并且将所述模拟值提供给所述漏电流补偿单元;以及

漏电流储存单元,被配置成储存所述数字代码。

技术方案11.根据技术方案10所述的半导体集成电路设备,其中所述ADC和所述DAC中的至少一种被配置成反映所述读取模式下的电压与所述输入电压的分量之比,并且控制其输出电平。

技术方案12.一种操作半导体集成电路设备的方法,所述方法包括:

测量单元阵列的漏电流;

施加所述单元阵列的读取电压并且将参考电流与通过所述单元阵列的读取电流反映的漏电流进行比较;以及

将比较结果与参考电压进行比较并且确定所述单元阵列的设定状态或复位状态。

技术方案13.根据技术方案12所述的方法,其中当所述单元阵列包括具有多条字线、与所述多条字线交叉的多条位线以及位于所述字线和所述位线的交点处的可变电阻器的交叉阵列结构时,

测量所述漏电流包括施加小于或等于所述单元阵列的阈值电压的输入电压并且对由电容器环路构成的漏电流感测单元的电容器进行充电。

技术方案14.根据技术方案13所述的方法,其中与通过所述单元阵列的读取电流反映的漏电流相比较,所述参考电流是其中通过将读取模式下的电压与所述输入电压的分量之比反映到所测得的漏电流来执行漏电流补偿的一种电流。

技术方案15.根据技术方案14所述的方法,其中所述漏电流补偿包括使漏电流的n倍与所测得的漏电流求和,其中n=VIN2/VIN1-1,VIN1是所述输入电压,而VIN2是所述读取电压。

技术方案16.根据技术方案12所述的方法,其中当所述单元阵列包括多条字线、多条位线、位于所述字线和所述位线的交点处的存取器件、以及被配置成由所述存取器件选择性地储存数据的数据储存单元时,

测量所述漏电流包括:在所有字线的未选择状态下,对由电容器环路构成的漏电流感测单元的电容器充电。

技术方案17.一种半导体集成电路设备,包括:

单元阵列,包括多条字线、与所述多条字线交叉的多条位线以及位于所述字线和所述位线的交点处的可变电阻器;

模式设定单元,被配置成通过将第一电压施加到所述单元阵列来设定漏电流感测模式,并且通过将第二电压施加到所述单元阵列来设定读取模式;

参考电流生成单元,被配置成在处于所述读取模式时向输出节点提供参考电流;

漏电流生成单元,包括电容器环路,并且被配置成在处于所述漏电流感测模式时根据所述电容器环路中储存的电荷量来生成漏电流并且将所述漏电流传输到所述输出节点;

漏电流补偿单元,被配置成在处于所述读取模式时将所述读取模式下的电压与所述第一电压的分量之比反映到被施加到所述输出节点的漏电流;以及

确定电路单元,被配置成将对应于所述单元阵列的电流和所述输出节点的电流之间的比较结果的电压与参考电压进行比较,并且确定所述单元阵列的设定状态或复位状态。

技术方案18.根据技术方案17所述的半导体集成电路设备,其中所述漏电流生成单元包括:

第一晶体管,其耦接到电源电压端子并且由所述电容器环路的充电电压驱动;以及

第一开关,其耦接在所述第一晶体管的栅极和漏极之间并且被配置成在处于所述漏电流感测模式时接通。

技术方案19.根据技术方案18所述的半导体集成电路设备,其中所述漏电流补偿单元包括:

第二晶体管,耦接到所述电源电压端子并且由所述电容器环路的充电电压驱动;以及

第二开关,耦接在所述第二晶体管和所述输出节点之间并且被配置成在所述读取模式下接通,

其中所述第二晶体管被配置成具有为所述第一晶体管的尺寸的n倍一样大的尺寸,其中n=VIN2/VIN1-1,VIN1是所述第一电压,而VIN2是所述第二电压。

技术方案20.根据技术方案17所述的半导体集成电路设备,还包括电流比较单元,被配置成将所述输出节点的电流与所述单元阵列的电流进行比较。

技术方案21.根据技术方案17所述的半导体集成电路设备,

其中所述确定电路单元被配置成响应于信号而执行比较操作,以及

其中所述第二电压被延迟特定时间。

技术方案22.根据技术方案17所述的半导体集成电路设备,其中所述漏电流感测单元还包括转换单元,所述转换单元被配置成:接收所述漏电流、将所述漏电流转换成数字代码、以及存储所述数字代码,并且在所述读取模式下将所储存的数字代码提供给所述输出节点作为所述漏电流。

技术方案23.根据技术方案19所述的半导体集成电路设备,

其中所述漏电流感测单元还包括转换单元,所述转换单元被配置成:接收所述漏电流、将所述漏电流转换成数字代码、以及存储所述数字代码,并且在所述读取模式下将所储存的数字代码提供给所述输出节点作为所述漏电流,

其中所述转换单元包括:

模数转换器ADC,被配置成将在所述漏电流生成单元中生成的漏电流转换成所述数字代码;

数模转换器DAC,被配置成从所述ADC接收所述数字代码、将所述数字代码转换成模拟值、并且将所述模拟值提供给所述漏电流补偿单元,

其中所述漏电流补偿单元包括:

第三开关,耦接在所述DAC与所述第二晶体管的栅极及所述电容器二者之间,所述第三开关被配置成在所述读取模式下接通。

技术方案24.一种半导体集成电路设备,包括:

单元阵列,包括多条字线、与所述多条字线交叉的多条位线、位于所述字线和所述位线的交点处的存取器件、以及电阻值根据所述存取器件的操作而选择性地变化的数据储存单元;

漏电流生成单元,包括电容器环路,并且被配置成根据所述电容器环路中储存的电荷量来生成漏电流并且在漏电流感测模式下将所述漏电流传输到输出节点;

确定电路单元,被配置成将对应于所述单元阵列的电流和所述输出节点的电流之间的比较结果的电压与参考电压进行比较,并且被配置成在读取模式下确定所述单元阵列的设定状态或复位状态。

技术方案25.根据技术方案24所述的半导体集成电路设备,其中所述漏电流生成单元包括:

晶体管,耦接到电源电压端子并且由所述电容器环路的充电电压驱动;以及

开关,耦接在所述晶体管的栅极和漏极之间并且被配置成在处于所述漏电流感测模式时接通。

技术方案26.根据技术方案24所述的半导体集成电路设备,还包括电流比较单元,所述电流比较单元被配置成将所述输出节点的电流与所述单元阵列的电流进行比较。

技术方案27.根据技术方案24所述的半导体集成电路设备,还包括:

电压调节器,被配置成将读取电压提供给所述单元阵列;以及

参考电压生成单元,被配置成在处于所述读取模式时将参考电流提供给所述输出节点。

技术方案28.一种半导体集成电路设备,包括:

单元阵列;

漏电流生成单元,包括电容器环路,并且被配置成在漏电流感测模式下根据所述电容器环路中储存的电荷量来生成漏电流并且将所述漏电流传输到输出节点;

转换单元,被配置成:接收所述漏电流、对所述漏电流执行数字编码、以及储存被数字编码的漏电流,并且在处于读取模式时将所储存的漏电流提供给所述输出节点;以及

确定电路单元,被配置成:在处于所述读取模式时,将对应于从所述单元阵列提供的读取电流和所述输出节点的电流之间的比较结果的电压与参考电压进行比较,并且确定读取数据的状态。

技术方案29.根据技术方案28所述的半导体集成电路设备,其中所述转换单元包括:

模数转换器ADC,被配置成将在所述漏电流生成单元中生成的漏电流转换成数字代码;

数模转换器DAC,被配置成从所述ADC接收所述数字代码、将所述数字代码转换成模拟值、并且将所述模拟值提供给所述输出节点;以及

漏电流储存单元,被配置成储存所述数字代码。

技术方案30.根据技术方案29所述的半导体集成电路设备,其中,当特定电压被施加到所述单元阵列以测量所述漏电流时,所述ADC和所述DAC中的至少一种被配置成反映所述读取模式下的电压与所述特定电压的分量之比,并且控制所述电压的输出电平。

技术方案31.一种电子装置,包括:

处理器,耦接到总线;以及

存储器,耦接到总线并且被配置成储存用于所述处理器的操作的数据以及通过所述总线存取的数据,

其中所述存储器包括半导体集成电路设备,其包括:

漏电流感测单元,被配置成感测单元阵列的纯漏电流;以及

确定电路单元,被配置成在处于读取模式时将输入节点的电压电平与参考电压进行比较并且确定读取数据的状态,

其中通过将输出电流与读取电流进行比较来确定所述输入节点的电压电平,

其中通过对所述纯漏电流和参考电流进行求和来确定所述输出电流。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1