本发明属于集成电路领域，具体涉及一种基于FPGA的可高速写入数据的抗辐射SRAM单元的制备方法。
背景技术：
：据研究报道，随着工艺尺寸的减少，芯片里的集成电路在高层太空或近地球空间越来越容易受到重粒子或质子辐射影响而产生错误。研究显示，辐射如果发生在SRAM(静态随机存储器)等存储单元的存储节点，可能直接导致存储单元存储错误数值，产生单粒子翻转事件；辐射如果发生在组合电路节点，可能引起单粒子瞬态脉冲，改变电路节点的逻辑状态；该单粒子瞬态脉冲引起的错误值传导到存储器会也可能被捕捉存储，产生单粒子翻转事件。所以单粒子翻转事件会改变SRAM等存储器存储的逻辑状态，可能造成整体电路功能错误。已知可编程逻辑器件FPGA(现场可编程门阵列)含有大量SRAM单元存储逻辑功能和互连配置信息，因而FPGA配置信息可能受辐射影响出现错误，大量逻辑功能和互连配置信息需要快速写入FPGA，因此，需要提出既能高速写入配置信息，又能抵抗辐射的SRAM存储单元设计方法。现有技术的抗辐射SRAM存储器电路的设计方法主要包含多模冗余、纠错码、抗辐射加固技术等，其中，多模冗余方法以三模冗余技术为代表，使用冗余电路模块和多数表决电路屏蔽错误电路模块的输出；纠错码方法以汉明码为代表，通过计算编码的校验值，定位错误比特的位置，然后通过对错误比特取反来纠错；但实践显示，采用三模冗余和纠错码来设计SRAM存储阵列会带来较大的面积开销；抗辐射加固技术以SRAM-tct为代表，在基本SRAM存储单元结构的基础上增加额外晶体管和电容，增强敏感节点的抗辐射能力，但存在可能会降低数据写入速度的缺陷。与本发明相关的参考文献有：[1]BaumannR.SoftErrorsinAdvancedComputerSystems[J],IEEETransactionsonDeviceandMaterialsReliability,2005,22(3),pp.258-266[2]OliveiraR.,JagirdarA.,ChakrabortyT.J.：ATMRSchemeforSEUMitigationinScanFlip-Flops[C]，inInternationalSymposiumonQualityElectronicDesign,2007,pp.905–910[3]TauschH.J.SimplifiedBirthdayStatisticsandHammingEDAC[J],IEEETransactionsonNuclearScience,2009,56(2),pp.474–478[4]Y.Shiyanovskii,F.Wolff,C.Papachristou,"SRAMCellDesignProtectedfromSEUUpsets",14thInternationalOn-LineTestingSymposium,7-9Jul.2008,pp.169–170。技术实现要素：本发明的目的是针对现有技术存在的不足，提供一种既能高速写入配置信息，又能抵抗辐射的SRAM存储单元电路设计方法，具体涉及一种基于FPGA的可高速写入数据的抗辐射SRAM单元的制备方法。具体而言，本发明将多个存储单元相连构成抗辐射SRAM单元；当一个存储单元存储节点数值因为辐射发生变化时，其它冗余存储单元会抑制该变化，起到抗辐射作用；本发明中，写入正常数据时，每个存储单元中有一个反相器的电源线暂时接地，以便数据能快速写入存储节点，然后再将暂时接地的电源线重新连接到高电平，以便写入存储节点的数据稳定存储；采用本发明的上述方法，正常的配置信息能高速写入该SRAM单元。更具体的，本发明的基于FPGA的可高速写入数据的抗辐射SRAM单元的制备方法，其包括如下两个步骤：步骤1：按图1所示电路结构，采用传统集成电路设计方法设计可高速写入数据的抗辐射SRAM单元；按图1所示电路结构，设计可高速写入数据的抗辐射SRAM单元，图1中，当反相器INV2和INV4的电源线WRB连接到高电平Vdd时，驱动电压为Vdd的反相器INV1和INV2构成传统的存储单元L1，节点N1和N2是存储节点；驱动电压为Vdd的反相器INV3和INV4构成传统的存储单元L2，节点N3和N4是存储节点；例如当N1值为1，经反相器INV1反相后，N2值变成0；N2值再经反相器INV2反相后，N1值又为1，这进一步加强N1以前的数值1，从而使得存储单元L1的存储节点N1和N2分别稳定的存储数值1和0；同理，当N3值为1，经反相器INV3反相后，N4值变成0；N4值再经反相器INV4反相后，N3值又为1，这进一步加强N3以前的数值1， 从而使得存储单元L2的存储节点N3和N4分别稳定的存储数值1和0；图1中存储单元L1与L2相连，因此数据可以同时写入存储单元L1和L2的存储节点，当数据稳定存储在存储单元L1和L2后，如果一个存储单元的存储节点数值因为辐射发生变化，其它冗余存储单元会抑制该变化，起到抗辐射作用；例如，当数值1和0分别存储在L1的存储节点N1和N2以及L2的存储节点N3和N4后，假设L1的存储节点N1值因辐射要从1变成0，则存储节点N2值相应的要从0变成1，然而，存储单元L2的存储节点N3和N4分别存储的正确数值1和0可以抑制L1的存储节点N1和N2的数据变化，使之恢复到原来正确值；如果要使得存储节点N1值因辐射从1变成稳定值0，存储节点N2值相应的从0变成稳定值1，则要求辐射产生的驱动电流大到足以克服存储单元L2所存储正确值(即存储节点N3值1和N4值0)的抑制作用；图1所示的SRAM单元只含有两个存储单元，但也可以含有更多存储单元，如3个，4个等等，通常，SRAM单元含有更多存储单元，意味着抗辐射能力更强，因为更多冗余存储单元可以参与抑制辐射影响；图1中，当地址线Addr为高电平Vdd时，NMOS管M1导通，数据可同时写入存储单元L1和L2，输出端Out可配置FPGA中编程点；图1中存储单元L1和L2相互连接，这对改变它们存储节点的原值有抑制作用，因此数据同时快速写入存储单元L1和L2要求输入端Data有足够强的驱动电流；为了在驱动电流不是很大时能快速写入数据，从SRAM输入端Data写入数据时暂时连接WRB到地，使反相器INV2和INV4暂时失效，从而断开存储单元L1和L2的反馈环，使它们暂时不再有稳定存储数据的功能。这样，从SRAM输入端Data写入的数据可以轻易地改变节点N1和N2以及N3和N4的原值，然后，再重新连接WRB到高电平Vdd，使写入节点N1和N2的新数据能稳定存储在存储单元L1中，使写入节点N3和N4的新数据能稳定存储在存储单元L2中；上述方法可以使数据快速写入抗辐射SRAM单元中；步骤2：对图1中SRAM单元的地址信号Addr与电源信号WRB进行操作，使SRAM单元既能快速写入数据又能抵抗辐射，图1中用于存储FPGA配置信息的SRAM单元有两种模式：写入配置数据、稳定存储配置数据；SRAM单元如果在写入配置数据模式下，依次进行步骤2.1、2.2；在步骤2.1中，SRAM单元的地址信号Addr设置为高电平Vdd，电源线WRB连 接到地，配置数据从SRAM输入端Data写入到节点N1和N2以及节点N3和N4中；在步骤2.2中，SRAM单元的地址信号Addr连接到地，电源线WRB连接到高电平Vdd，使步骤2.1中写入节点N1和N2以及节点N3和N4的数据能够稳定存储；SRAM单元如果在稳定存储配置数据模式下，SRAM单元的地址信号Addr连接到地，电源线WRB连接到高电平Vdd，输出端Out决定了FPGA中Out所连编程点数值；SRAM单元中相互连接的存储单元L1和L2在数据稳定存储后起到抵抗辐射作用；图1的SRAM单元只含有两个存储单元，但也可以含有更多存储单元，以进一步加强抗辐射能力。本发明的方法进行了实际操作，结果证实，本发明具有以下优点：本发明的SRAM单元设计方法既能高速写入FPGA配置数据，又能抵抗辐射。附图说明图1为本发明的可高速写入数据的抗辐射SRAM单元的电路结构示意图。具体实施方式实施例1采用无抗辐射能力的标准SRAM单元构造一个64行64列存储数据的SRAM阵列，采用本发明构造一个64行64列存储数据的抗辐射SRAM阵列，采用SRAM-tct单元构造一个64行64列存储数据的抗辐射SRAM存储阵列；首先分别对这三个SRAM阵列中所有SRAM单元写入数据，然后分别对这三个SRAM阵列随机辐射1000次，测试结果如表1所示，表1中所示的面积和写入全部数据时间经过了归一化处理，其数值是相对于本发明SRAM阵列的实际面积和写入全部数据时间的倍数，测试实验结果表明，本发明的错误发生次数最少(错误发生次数为0)，所以抗辐射能力最强；本发明的全部数据写入时间最短，所以配置FPGA编程点速度最快，结果还显示，与同样具有抗辐射能力的SRAM-tct方案相比，本发明的面积更小。表1面积、写入数据时间和抗辐射能力比较方案错误发生次数面积写入全部数据时间无抗辐射能力的SRAM阵列6540.561.45本发明的抗辐射SRAM阵列011采用SRAM-tct单元的抗辐射SRAM阵列181.221.62。当前第1页1 2 3