多晶胞芯片及其存储器装置的制作方法

本发明涉及一种多晶胞芯片的存储器装置，尤其涉及一种可在多重模式下操作的多晶胞芯片及其存储器装置。

背景技术：

随着电子技术的演进，消费性电子产品逐渐成为人们生活中必要的工具。因应人们不同的需求，多种不同功能的消费性电子产品分别被推出。也因此，不同规模的操作系统也分别存在于不同的消费性电子产品中。

在大型操作系统的电子产品中，常需要设置较大的主存储器空间来容置操作系统的相关程序数据。然而，这样的硬件架构若应用至小型的操作系统的电子产品中时，则会造成成本上的浪费。相反的，在小型操作系统的电子产品中，则会设置较小的主存储器空间，而无法被顺利的应用在大型操作系统的电子产品中。因此，若有单一种存储器装置的架构可满足于大、小型操作系统，将可提升使用上的便利性。

技术实现要素：

本发明提供一种多晶胞芯片及其存储器装置，可通过两种模式来进行不同尺寸的数据载入动作，其中的多晶胞芯片可被切割成多个子芯片。多晶胞芯片可被使用外，被切割成的多个子芯片中，部分的子芯片仍可被使用。

本发明的存储器装置包括控制器、线性存储器以及标签存储器。线性存储器以及标签存储器皆耦接控制器。其中，当存储器装置操作在第一操作模式时，控制器禁能标签存储器并将完整的程序数据载入至线性存储器；另外，当存储器装置操作在第二操作模式时，标签存储器提供连续的多数个未命中信息并使控制器由外部存储元件连续读取程序数据。

在本发明的一实施例中，上述的存储器装置在第一操作模式时，控制器被组态为程序载入器，在第二操作模式时，该控制器被组态为快取控制器。

在本发明的一实施例中，存储器装置还包括开机程序地址产生器。开机程序地址产生器耦接至控制器，并用以产生一开机程序地址。

在本发明的一实施例中，上述的存储器装置在第二操作模式时，程序地址产生器在开机动作时产生开机程序地址以指向线性存储器，标签存储器并提供连续的第一个未命中信息以使控制器被组态由外部存储元件连续读取程序数据。

在本发明的一实施例中，上述的程序数据为开机程序数据。

本发明的多晶胞芯片包括半导体基底、多个晶胞、多个信号传输线组。晶胞配置在半导体基底上，晶胞中任二相邻晶胞间具有一相隔空间。信号传输线组分别配置在至少部分相隔空间上，并分别用以进行至少部分相邻晶胞间的信号传输，其中，多晶胞芯片是可使用的，且多晶胞芯片通过部分相隔空间进行切割以切断部分信号传输线，致使多晶胞芯片被分割为多个子芯片，其中切割后的部分子芯片仍可使用。晶胞的至少其中之一的一第一晶胞包括存储器装置，存储器装置包括控制器、线性存储器以及标签存储器。线性存储器以及标签存储器皆耦接至控制器。控制器接在当存储器装置操作在第一操作模式时，控制器禁能标签存储器并将完整的程序数据载入至线性存储器，当存储器装置操作在第二操作模式时，标签存储器提供连续的多数个未命中信息并使控制器由外部存储元件连续读取程序数据。

在本发明的一实施例中，上述的第一晶胞还包括至少一处理单元以及总线控制器。总线控制器耦接处理单元以及存储器装置，其中，处理单元通过总线控制器对存储器装置执行数据存取动作。

在本发明的一实施例中，上述的总线控制器还耦接至外部存储元件。

基于上述，本发明提出的存储器装置可通过两种不同模式的操作，来使存储器装置可应用在大系统或小系统下，进以提升存储器装置的效能。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1为本发明一实施例的存储器装置的示意图；

图2为本发明实施例的存储器装置的动作流程图；

图3为本发明另一实施例的存储器装置的示意图；

图4为本发明图3实施例的存储器装置的动作流程图；

图5为本发明一实施例的多晶胞芯片的示意图；

图6为本发明图5实施例的晶胞CELL的方块图。

附图标记说明：

100、300、640：存储器装置；

110、310：控制器；

120、320：标签存储器；

130、330：线性存储器；

S210～S240、S410～S440：步骤；

340：开机程序地址产生器；

500：多晶胞芯片；

CELL：晶胞；

SUB：半导体基板；

OCI：信号传输线组；

PAD：焊垫；

610、620：处理单元；

630：总线控制器；

EXT：外部存储元件。

具体实施方式

请参照图1，图1为本发明一实施例的存储器装置的示意图。存储器装置100包括控制器110、标签存储器120以及线性存储器130。标签存储器120以及线性存储器130皆耦接至控制器110。其中，标签存储器120可用来存储数据，并且，标签存储器120还可以提供内部存储的数据与外部数据进行比较的功能。具体来说，当标签存储器120针对内部存储的数据与外部数据进行比较的结果为相同时，标签存储器120可以产生命中(hit)信息的输出结果。相反的，当标签存储器120针对内部存储的数据与外部数据进行比较的结果为不相同时，标签存储器120可以产生未命中(miss)信息的输出结果。在另一方面线性存储器130为用来存储数据的存储器，在本发明一实 施例中，线性存储器130的存储容量可大于标签存储器120的存储容量。

值得注意的是，本发明实施例中，存储器装置100可以操作在两个模式下，其中，第一操作模式又可称为主存储器模式，而第二操作模式则可称为快取模式。在当存储器装置100所属系统应用于执行小规模的操作系统时，存储器装置100可被设定以操作在第一操作模式下，相对的，在当存储器装置100所属系统应用于执行大规模的操作系统时，存储器装置100可被设定以操作在第二操作模式下。

关于操作系统的规模与第一或第二操作模式的设定关系，可以依据操作系统的程序数据的尺寸与线性存储器130所提供的存储空间大小的关系来决定。举例来说明，当线性存储器130所提供的存储空间大小大于操作系统的程序数据的尺寸时，可使存储器装置100工作在第一操作模式下，相对的，若当线性存储器130所提供的存储空间大小小于操作系统的程序数据的尺寸时，可使存储器装置100工作在第二操作模式下。

关于动作细节方面，当存储器装置100工作在第一操作模式下时，请同时参照图2以及图1，其中，图2为本发明实施例的存储器装置的动作流程图。在步骤S210中，存储器装置100被初始化以操作在第一操作模式下。在步骤S220中，控制器110被组态化成为程序载入器，并且，在此同时，标签存储器120被禁能而不提供数据存取及比较的动作。接着，在步骤S230中，被组态化成为程序载入器的控制器110将程序数据完整的载入至线性存储器130中，并且，在当程序数据为开机程序数据时，线性存储器130可提供所存储的程序数据以使存储器装置100所属的系统顺利的完成开机的动作。

以下请参照图3，图3为本发明另一实施例的存储器装置的示意图。存储器装置300包括控制器310、标签存储器320、线性存储器330以及开机程序地址产生器340。图3的存储器装置300用以操作在第二操作模式下。其操作的动作流程则请参照图4为本发明图3实施例的存储器装置的动作流程图。

以下请同时参照图3及图4，在步骤S410中，存储器装置300被设定操作在第二操作模式下，接着，在步骤S420中，开机程序地址产生器340产生开机程序地址来提供系统进行开机程序数据的读取动作。值得注意的，在本发明一实施例中，开机程序地址可以指向线性存储器330的存储地址上。由 于在初始开机动作时，线性存储器330以及标签存储器320中的数据都是空白的，因此，此时标签存储器320所执行的数据比较动作的结果必然是未命中信息。也因此，控制器310可由外部存储元件读取程序数据至标签存储器320和/或是线性存储器中。

接着，在步骤S430中，标签存储器320会持续的发送出未命中信息，并使控制器310可以持续的由外部存储元件读取程序数据至存储器装置300的内部。通过依序读取程序数据的方式，存储器装置300所属的系统也可以完成系统开机的动作(步骤S440)。

由上述的说明可以得知，本发明实施例中，当程序数据的尺寸过大而无法被一次性的载入线性存储器330中时，通过设定使标签存储器320无视比较的结果为何，都一律发送出未命中信息的方式，可以使控制器310强制式的由外部存储元件进行程序数据的读取动作，如此一来，存储器装置300可以载入程序数据的部分来执行，并通过多次的载入程序数据的部分并加以执行的动作，完成系统完整的启动动作。

以下请参照图5，图5为本发明一实施例的多晶胞芯片的示意图。多晶胞芯片500中包括多个晶胞CELL。晶胞CELL排列在相同的半导体基板SUB上。晶胞CELL与相邻的晶胞间配置信号传输线组OCI，其中的信号传输线组OCI用来进行晶胞间的数据传输动作。另外，晶胞CELL上可具有多个焊垫PAD，其中，晶胞CELL可以通过其焊垫PAD与多晶胞芯片500外的电子装置进行数据传输的动作。

附带一提的，在本实施例中，多晶胞芯片500是可使用的，且多晶胞芯片500通过部分相隔空间进行切割以切断部分信号传输线组OCI，致使多晶胞芯片500被分割为多个子芯片，其中切割后的部分子芯片仍可使用。

在本发明一实施例中，多晶胞芯片500中的晶胞CELL中可以包括存储器装置。以下请同时参照图5及图6。其中，图6为本发明图5实施例的晶胞CELL的方块图。晶胞CELL包括处理单元610、620、总线控制器630以及存储器装置640。处理单元610、620可以分别为中央处理单元(Central Processing Unit,CPU)以及数字信号处理器(Digital Signal processor,DSP)，处理单元610中可以包括第一层快取存储器(L1cache memory)。

在本发明一实施例中，处理单元610、620皆耦接至总线控制器630，总 线控制器630另耦接存储器装置640。存储器装置640为可操作于双重模式的存储器装置。关于存储器装置640的动作细节，在前述的多个实施例及实施方式有详细的说明，以下不多赘述。

值得一提的是，总线控制器630另可耦接至外部存储元件EXT。外部存储元件EXT可用来提供程序数据以供存储器装置640进行读取。

附带一提，图6中的晶胞CELL包括两个处理单元610、620仅只是一个范例，在本发明其他实施例中晶胞CELL中所包括的处理器数量可以更多或单只有一个。

综上所述，本发明所提供的存储器装置可以操作在不同模式下以因应不同规模的操作系统来执行动作。如此一来，存储器装置所属系统可提供更多的工作环境的选择，进一步形提升其工作效能。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。