非易失性存储装置及非易失性存储装置的控制方法与流程

本发明涉及将可变电阻元件用作非易失性存储元件的非易失性存储装置以及非易失性存储装置的控制方法。

背景技术：

对于非易失性存储器，电阻式随机存储器(resistiverandomaccessmemory，reram)、导电桥接随机存储器(conductionbridgerandomaccessmemory，cbram)、相变随机存储器(phase-changerandomaccessmemory，pcram)、磁阻式随机存储器(magnetoresistiverandomaccessmemory，mram)和自旋转移矩随机存取存储(spintransfertorquerandomaccessmemory，sttram)等是已知的。reram将借助电阻状态的变化来存储数据的可变电阻元件用作非易失性存储元件(例如，参考专利文献1和2)。

另外，对于使用前述非易失性存储器的存储单元的构造，例如，1r(1个电阻器)型和1d1r(1个二极管和1个电阻器)型的存储单元是已知的。在多条位线与多条字线的交叉部处布置有这种存储单元的交叉点型(cross-pointtype)存储装置是已知的。

引用文献列表

专利文献

专利文献1：公开号为2013-58779的日本未审查专利申请

专利文献2：公开号为2009-217908的日本未审查专利申请

技术实现要素：

在存储单元中使用可变电阻元件的交叉点型存储装置可例如以如下方式执行数据写入：将写入所需的电压施加至存储单元，并由此将可变电阻元件从高电阻状态改变成低电阻状态。这种数据写入被称为“设定”。可例如以如下方式执行数据擦除：将擦除所需的电压施加至存储单元，并由此将可变电阻元件从低电阻状态改变成高电阻状态。这种数据擦除被称为“复位”。

在执行前述数据写入时，为了例如稳定存储单元的特性以及写入特性，需要适当地控制流经存储单元的电流。另外，在执行前述数据擦除时，为了例如稳定存储单元的特性以及擦除特性，需要适当地控制将被施加至存储单元的电压。

上述专利文献1提出了向存储单元施加具有与在数据重写时用于改变电阻的电压的极性相反的极性的初始电压脉冲，并由此稳定在重写次数增加的情况下的特性。然而，上述专利文献1没有考虑对在每次执行数据重写时立即出现的电流或电压的特性的干扰进行稳定。

另外，上述专利文献2例如提出了将在写入数据时流经存储单元的电流值限制成预定限制值，并将在擦除数据时被施加至存储单元的电压值限制为预定限制值。上述专利文献2提出了在电阻状态发生变化时立即控制电流或电压。然而，这种控制不足以既稳定电阻状态发生变化时的状态又稳定电阻状态发生变化之后的状态。

因此，期望提供一种能够稳定伴随电阻变化的操作的非易失性存储装置以及非易失性存储装置的控制方法。

根据本发明的一个实施例的非易失性存储装置包括存储单元，其布置在第一配线和第二配线的交叉部处，并包括可变电阻元件，可变电阻元件的电阻状态在第一电阻状态与第二电阻状态之间变化；写入电路，其将可变电阻元件从第一电阻状态改变成第二电阻状态，并由此将数据写入在存储单元上；以及电流控制器，其对在执行数据的写入时由写入电路在第一配线或第二配线中引起的流动的电流进行控制，并由此将在第一配线或第二配线中流动的电流限制成预定限制电流值。电流控制器在可变电阻元件被改变成第二电阻状态之前的时段内将预定限制电流值设定成第一限制电流值，并在可变电阻元件被改变成第二电阻状态之后将预定限制电流值从第一限制电流值改变成第二限制电流值。

根据本发明的一个实施例的非易失性存储装置的控制方法包括：利用写入电路，将可变电阻元件从第一电阻状态改变成第二电阻状态，并由此在存储单元上执行数据的写入，存储单元布置在第一配线和第二配线的交叉部处并包括可变电阻元件，可变电阻元件的电阻状态在第一电阻状态与第二电阻状态之间变化；以及对在执行数据的写入时由写入电路在第一配线或第二配线中引起的流动的电流进行控制，并由此将在第一配线或第二配线中流动的电流限制成预定限制电流值。作为对电流的控制，在可变电阻元件被改变成第二电阻状态之前的时段内将预定限制电流值设定成第一限制电流值，且在可变电阻元件被改变成第二电阻状态之后将预定限制电流值从第一限制电流值改变成第二限制电流值。

在根据本发明的一个实施例的非易失性存储装置或非易失性存储装置的控制方法中，写入电路将可变电阻元件从第一电阻状态改变为第二电阻状态，且因此，数据被写入。在执行数据的写入时由写入电路在第一配线或第二配线中引起的流动的电流在可变电阻元件被改变成第二电阻状态之前的时段内被限制为第一限制电流值，并在可变电阻元件被改变成第二电阻状态之后被改变成第二限制电流值。

根据本发明的另一实施例的非易失性存储装置包括：存储单元，其布置在第一配线和第二配线的交叉部处，并包括可变电阻元件，可变电阻元件的电阻状态在第一电阻状态与第二电阻状态之间变化；写入电路，其将可变电阻元件从第二电阻状态改变成第一电阻状态，并由此擦除存储单元中存储的数据；以及电压控制器，其对在执行数据的擦除时由写入电路施加至第二配线的电压进行控制，并由此将被施加至第二配线的电压限制成预定限制电压值。电压控制器在可变电阻元件被改变成第一电阻状态之前的时段内将预定限制电压值设定成第一限制电压值，并在可变电阻元件被改变成第一电阻状态之后将预定限制电压值从第一限制电压值改变成第二限制电压值。

根据本发明的另一实施例的非易失性存储装置的控制方法包括：利用写入电路，将可变电阻元件从第二电阻状态改变成第一电阻状态，并由此擦除存储单元上的数据，存储单元布置在第一配线和第二配线的交叉部处并包括可变电阻元件，可变电阻元件的电阻状态在第一电阻状态与第二电阻状态之间变化；以及对在执行数据的擦除时由写入电路施加至第二配线的电压进行控制，并由此将被施加至第二配线的电压限制成预定限制电压值。作为对电压的控制，在可变电阻元件被改变成第一电阻状态之前的时段内将预定限制电压值设定为第一限制电压值，且在可变电阻元件被改变成第一电阻状态之后将预定限制电压值从第一限制电压值改变成第二限制电压值。

在根据本发明的另一实施例的非易失性存储装置或非易失性存储装置的控制方法中，写入电路将可变电阻元件从第二电阻状态变为第一电阻状态，且因此，数据被擦除。在执行数据的擦除时由写入电路施加至第二配线的电压在可变电阻元件被改变成第一电阻状态之前的时段内被限制为第一限制电压值，并在可变电阻元件被改变成第一电阻状态之后被改变成第二限制电压值。

根据本发明的一个实施例的非易失性存储装置或非易失性存储装置的控制方法，在通过写入电路写入数据时，适当地限制了流经第一配线或第二配线的电流。因此，可以在写入操作时实现稳定。

根据本发明的另一实施例的非易失性存储装置或非易失性存储装置的控制方法，在通过写入电路擦除数据时，适当地限制了将被施加至第二配线的电压。因此，可以在擦除操作时实现稳定。

注意，上述的效果不一定是限制性的。还可以提供本发明中说明的任何效果。

附图说明

图1是图示了将可变电阻元件用作非易失性存储元件的可变电阻存储元件的第一示例的电路图。

图2是图示了将可变电阻元件用作非易失性存储元件的可变电阻存储元件的第二示例的电路图。

图3是图示了根据本发明的第一实施例的非易失性存储装置的构造示例的构造图。

图4是图示了存储单元阵列的构造示例的电路图。

图5是图示了图3所示的非易失性存储装置中的电流依从(currentcompliance)电路的构造示例的电路图。

图6描述了选择元件的电压-电流特性的示例。

图7描述了在设定操作时的限制电流值被改变的情况下流经存储单元的电流的峰值差异。

图8是图示了图3所示的非易失性存储装置的设定操作的示例的时序图。

图9是图示了根据第一实施例的第一变形例的非易失性存储装置的构造示例的构造图。

图10是图9所示的非易失性存储装置中的电流依从电路的构造示例的电路图。

图11是图示了图9所示的非易失性存储装置的设定操作的示例的时序图。

图12是图示了根据第一实施例的第二变形例的非易失性存储装置的构造示例的构造图。

图13是图示了图12所示的非易失性存储装置的电流检测电路的构造示例的电路图。

图14是图示了图12所示的非易失性存储装置的设定操作的示例的时序图。

图15是图示了根据第二实施例的非易失性存储装置的构造示例的构造图。

图16是图示了图15所示的非易失性存储装置的电压切换电路的构造示例的电路图。

图17是图示了图15所示的非易失性存储装置的比较例中的复位操作的示例的时序图。

图18是图示了图15所示的非易失性存储装置中的复位操作的示例的时序图。

图19是根据第二实施例的变形例的非易失性存储装置的构造示例的构造图。

图20是图示了图19所示的非易失性存储装置中的电流检测电路的构造示例的电路图。

图21是图示了图19所示的非易失性存储装置中的复位操作的示例的时序图。

具体实施方式

下面参考附图详细地说明本发明的一些实施例。注意，按照以下顺序进行说明。

0.可变电阻存储元件的说明

0.1构造(图1和图2)

0.2问题

1.第一实施例(通过控制流经位线的电流来稳定设定操作的非易失性存储装置)(图3至图8)

1.1构造

1.1.1非易失性存储装置的整体构造示例(图3和图4)

1.1.2电流依从电路的构造示例(图5)

1.2操作

1.2.1设定操作(图6至图8)

1.3效果

2.第一实施例的第一变形例(通过控制流经字线的电流来稳定设定操作的非易失性存储装置)(图9至图11)

2.1构造

2.1.1非易失性存储装置的整体构造示例(图9)

2.1.2电流依从电路的构造示例(图10)

2.2操作

2.2.1设定操作(图11)

2.3效果

3.第一实施例的第二变形例(通过电流检测控制来稳定设定操作的非易失性存储装置)(图12至图14)

3.1构造

3.1.1非易失性存储装置的整体构造示例(图12)

3.1.2电流检测电路的构造示例(图13)

3.2操作

3.2.1设定操作(图14)

3.3效果

4.第二实施例(通过时序控制来稳定复位操作的非易失性存储装置)(图15至18)

4.1构造

4.1.1非易失性存储装置的整体构造示例(图15)

4.1.2电压切换电路的构造示例(图16)

4.2操作

4.2.1复位操作(图17和图18)

4.3效果

5.第二实施例的变形例(通过电流检测控制来稳定复位操作的非易失性存储装置)(图19至图21)

5.1构造

5.1.1非易失性存储装置的整体构造示例(图19)

5.1.2电流检测电路的构造示例(图20)

5.2操作

5.2.1复位操作(图21)

5.3效果

6.其它实施例

<0.可变电阻存储元件的说明>

[0.1构造]

图1图示了将可变电阻元件vr用作非易失性存储元件的可变电阻存储元件的第一示例。图2图示了可变电阻存储元件的第二示例。

图1所示的可变电阻存储元件可具有包括1t1r(1个晶体管和1个电阻器)型存储单元mc的结构，1t1r型存储单元mc包括可变电阻元件vr和三端子金属氧化物半导体(mos)晶体管te。mos晶体管te的栅极端子可连接至字线wl，mos晶体管te的漏极端子可连接至位线bl，且mos晶体管te的源极端子可经由可变电阻元件vr连接至源极线sl。在位线bl和源极线sl中，可分别存在配线电阻rbl和rsl。在位线bl和源极线sl中，还可分别存在寄生电容cbl和csl。

在使用1t1r型可变电阻存储元件来设置存储单元阵列的情况下，需要三条线，即，位线bl、字线wl和源极线sl。这使得难以实现存储单元mc的提供交叉点型存储装置的优点的高密度布置。在1t1r型中，可使用字线wl来控制存储单元mc的电流值。这使得可在可变电阻元件vr的电阻发生变化时抑制位线bl和字线wl中的电压的变化。

图2所示的可变电阻存储元件可具有包括1s1r(1个选择器和1个电阻器)型存储单元mc的结构，1s1r型存储单元mc具有彼此串联地连接的可变电阻元件vr和选择元件se。注意，对于1s1r型存储单元mc，图2图示了将二极管用作选择元件se的1d1r(1个二极管和1个电阻器)型存储单元mc的结构。

可通过在多条位线bl与多条字线wl的交叉部处布置前述的1d1r型存储单元mc来设置交叉点型存储装置。在这种交叉点型存储装置中，位线bl可连接至可变电阻元件vr的一端，且字线wl可连接至选择元件se的一端。在位线bl和字线wl中，可分别存在配线电阻rbl和rwl。在位线bl和字线wl中，还可分别存在寄生电容cbl和cwl。

在可变电阻存储元件中，可变电阻元件vr的电阻状态可在高电阻状态与低电阻状态之间变化。被存储的数据值可在各个电阻状态之间不同。例如，数据值可在高电阻状态下为"0"，并可在低电阻状态下为"1"。

[0.2问题]

在交叉点型存储装置中，为了实现具有高密度的存储单元阵列，如同1d1r型，选择元件se经常使用两端子选择元件se而不是三端子mos晶体管te。因此，选择元件se不具有限制电流的功能。

(设定操作时的问题)

在1d1r型中，选择元件se不能够执行通常在1t1r型存储单元mc中执行的对在写入(设定)操作时所需的电流的控制。因此，在1d1r型中，需要使用位线bl或字线wl的端子来执行对电流的控制。因此，在1d1r型中，当可变电阻元件vr从高电阻状态被改变成低电阻状态时，可经由存储单元mc来传输位线bl或字线wl的电容中累积的电荷。此时，过大的暂态电流可流经可变电阻元件vr。例如，这可能会损坏可变电阻元件vr，或可能会使性能恶化。

(复位操作时的问题)

在可变电阻存储元件中，在擦除(复位)操作时，可以使用两种电压，即，电压vth和电压vhrs_limit。电压vth可用于使用于反转处于低电阻状态的可变电阻元件vr的电阻状态所需的电流流动。电压vhrs_limit可具有特定范围，并可以是在可变电阻元件vr被改变成高电阻状态之后用于稳定高电阻状态下的特性所需的电压。

当用于稳定高电阻状态下的特性并具有预定范围的电压vhrs_limit低于预定范围时，可变电阻元件vr的电阻值可变得低于期望值。当电压vhrs_limit高于预定范围时，可变电阻元件vr可能劣化或被损坏。在当复位操作时向存储单元mc施加特定的恒定电压的情况下，处于前述预定范围之外的电压可能被施加至被改变成高电阻状态之后的可变电阻元件vr。另外，根据存储单元mc的温度特性的变化、任何其它特性的变化和施加电压的变化等，用于稳定高电阻状态下的特性所需的电压的范围可发生各种变化。因此，需要施加落入到覆盖前述所有变化的受限电压范围内的电压。

对于可变电阻存储元件，如上所述，在存储单元mc在复位操作时被改变成高电阻状态之后，存在用于稳定高电阻状态下的特性所需的电压范围。然而，在将具有急变(snap)特性的元件用作选择元件se的情况下，为了使选择元件se由于急变特性而在前述操作的过程中急变，通常需要向存储单元mc施加更高的电压。

当选择元件se到达急变电压时，流经存储单元mc的电流急剧增大，且被施加至可变电阻元件vr的电压瞬间增大，使得在复位之后处于高电阻状态的存储单元mc被施加过大的电压。

此外，类似于上述说明，电压范围可例如由于存储单元mc的特性的变化、存储单元mc的温度特性的变化和施加电压的变化等而具有各种变化。因此，在将具有急变特性的元件用作交叉点型存储装置中的选择元件se的情况下，需要将电压控制在较窄的范围内。

<1.第一实施例>

在本实施例中，将使用上述1d1r型可变电阻存储元件的非易失性存储装置作为示例进行说明。

[1.1构造]

[1.1.1非易失性存储装置的整体构造示例]

图3图示了根据本发明的第一实施例的非易失性存储装置1的整体构造的示例。非易失性存储装置1可包括电流控制器3、控制电路10、存储单元阵列11、位线解码器12、字线解码器13和读取/写入电路15。电流控制器3可包括电流依从电路14和时序控制电路20。

存储单元阵列11可以是交叉点型存储单元阵列，其中，存储单元mc布置在多条位线bl与多条字线wl的各个交叉部处，使得存储单元mc竖直地布置。每个存储单元mc可包括彼此串联地连接的非易失性可变电阻元件vr和两端子选择元件se。图4图示了存储单元的等效电路图。图4图示了将存储单元mc布置在三条位线bl0、bl1和bl2与三条字线wl0、wl1和wl2的交叉部处的示例。然而，位线bl、字线wl和存储单元mc中的每者的数量不限于所示示例中的数量。

存储单元阵列11可允许对由外部地址输入指定的存储单元mc的数据写入。存储单元阵列11还可允许对由地址输入指定的存储单元mc中存储的数据的读取。可以基于可变电阻元件vr的电阻状态来区分存储单元mc中存储的数据值。例如，数据值可在高电阻状态下为"0"，并可在低电阻状态下为"1"。

控制单元10可接收诸如从外部供应的控制信号等信号以及用于指定地址的信号。另外，控制单元10和读取/写入电路15可接收或输出读取数据和写入数据。读取/写入电路15可执行数据的写入操作以将其存储在存储单元阵列11中及对存储单元阵列11中存储的数据的读取操作。

位线解码器12可连接至存储单元阵列11的每条位线bl。位线解码器12可基于从地址线输入的列地址来选择与该列地址对应的位线bl(被选择位线)。且，此时所有未被选择的位线bl可被称为未被选择位线。

字线解码器13可连接至存储单元阵列11的每条字线wl。字线解码器13可基于从地址线输入的行地址来选择与该行地址对应的字线wl(被选择字线)。且，此时所有未被被选择字线wl可被称为未被选择字线。

读取/写入电路15可包括如下的电路，当执行用于写入数据"1"的操作时，即当执行用于使存储单元mc的可变电阻元件vr从第一电阻状态(高电阻状态)改变成第二电阻状态(低电阻状态)的写入(设定)操作时，该电路将用于写入数据"1"的位线bl驱动至用于设定操作所需的预定电压(设定电压)。

电流控制器3可以控制流经位线bl的电流，以将读取/写入电路15在执行数据写入时在第一配线(位线bl)中引起的流动的电流限制为预定限制电流值。在可变电阻元件vr被改变成低电阻状态之前的时段内，电流控制器3可将预定限制电流值设定为第一限制电流值(后述的初始限制电流值iset_ini)。在可变电阻元件vr被改变成低电阻状态之后，电流控制器3可将预定限制电流值从第一限制电流值改变成第二限制电流值(后述的设定电流值iset)。

时序控制电路20可向电流依从电路14供应时序控制信号，使得在从开始设定操作起经过特定时间段之后预定限制电流值被改变成第二限制电流值。时序信号可改变限制电流值。

[1.1.2电流依从电路构造示例]

电流依从电路14可将流经位线bl的电流限制为预定限制电流值。图5图示了电流依从电路14的电路示例。

参考图5，电流依从电路14可包括pmos晶体管t1和t2以及恒流源33。pmos晶体管t1和t2的栅极端子可彼此连接。晶体管t1可连接至位线bl。

pmos晶体管t1和t2以及恒流源33可构成电流镜(currentmirror)电路。在晶体管t1在饱和区域中操作的情况下，恒流源33的恒定电流可作为(将成为预定限制电流的)依从电流icomp被供应至位线bl。

[1.2操作]

[1.2.1设定操作]

接下来，参考图7和图8说明本实施例中的设定操作的示例。在图7和图8中的每者的上部图示的电压波形中，横轴表示时间，且纵轴表示电压值。在图7和图8中的每者的下部图示的电流波形中，横轴表示时间，且纵轴表示电流值。

在执行设定操作之前，读取/写入电路15可首先经由位线解码器12和字线解码器13将所有位线bl和字线wl驱动至公共电压vcommon(图8)。另外，电流依从电路14可将限制电流值设定为初始限制电流值。

当开始设定操作时，读取/写入电路15和字线解码器13可将被选择字线驱动至地电位vss。同时，读取/写入电路15和位线解码器12可将被选择位线驱动至设定电压vset。此时，可通过利用具有被电流依从电路14限制的电流值的电流的驱动操作来执行位线bl的驱动。

当被施加至存储单元mc中的选择元件se的电压增大时，由于图6所示的选择元件se的特性，电流流经存储单元mc。在此时或者在被施加至存储单元mc的电压进一步增大并且用于至低电阻状态的改变所需的预定电压vth被施加至存储单元mc中的处于高电阻状态的可变电阻元件vr时，可变电阻元件vr可被改变成低电阻状态(在图8中的时间t0处)。

此时，随着电阻值的下降，在位线bl中被充电的电荷可经由存储单元mc被传输至字线wl。相比之下，由于电流依从电路14将初始电流限制为小的依从电流icomp，所以位线bl的在直到执行至低电阻状态的改变的时刻的电压可以以低的转化速率(slewrate)增加。此时，转化速率可被表示为δt/δv＝cbl/iset_ini，这里，iset_ini(第一限制电流值)是依从电流icomp的初始限制电流值，且cbl是位线电容。

当位线bl的电压缓和地增大时，至低电阻状态的改变可以被缓和地执行。因此，由位线bl中的在至低电阻状态的改变时经由存储单元mc被传输至字线wl的电荷产生的电流的峰值可小于在电流没有受到限制或者电流被限制成更高的电流值的情况下的峰值。

在存储单元mc变化为低电阻状态之后，时序控制电路20可将时序控制信号供应至电流依从电路14，使得电流依从电路14改变作为限制电流的依从电流icomp。电流依从电路14可基于时序控制信号将限制电流值设定为用于设定操作的低电阻状态的电阻值及其稳定所需的设定电流值iset(第二限制电流值)。此后，可以在必要的时间内施加上述的用于稳定低电阻状态所需的设定电流值iset。由此完成设定操作。

这里，参考图7说明在通过电流驱动来增大位线bl的电压的情况下由限制电流值产生的峰值电流的差异。图7图示了在作为依从电流icomp的限制电流值被设定为icomp1的情况下并且在限制电流值被设定成比icomp1小的icomp2的情况下的特性。

在图7中，bl(1)表示在限制电流值被设定为icomp1的情况下位线bl的电压，且icell(1)表示此时流经存储单元mc的电流。另外，bl(2)表示在限制电流值被设定为icomp2的情况下位线bl的电压，且icell(2)表示此时流经存储单元mc的电流。

限制电流值越高(icomp1)，电压在位线bl从高电阻状态至低电阻状态的改变时的增大速率越大，且流经存储单元mc的电流的峰值也越高。限制电流值越低(icomp2)，电压在至低电阻状态的改变时的增大速率越小。因此，至低电阻状态的改变更加缓和。因此，流经存储单元mc的电流的峰值越低。

在图8所示的操作示例中，可设定作为限制电流值的初始限制电流值iset_ini，且可由此开始设定操作。这可以抑制至低电阻状态的改变时的电流峰值(图8中的icell_1)。此后，可再次执行对限制电流值的设定，以将限制电流值设定为用于设定操作实际所需的设定电流值iset(第二限制电流值)。因此，可以使用于设定操作所需的设定电流值iset流经存储单元mc(图8中的icell_2)。

[1.3效果]

根据本实施例，在执行设定操作时，可以适当地限制流经位线bl的电流。因此，可以在设定操作时实现稳定。根据本实施例，在设定操作时，位线bl的在电阻变化之前的电压斜率可变低。这减小了流经存储单元mc的暂态电流的峰值。因此，可例如防止存储单元mc的特性劣化并防止存储单元mc被损坏。另外，在电阻发生变化之后允许预定的设定电流值iset流动。因此，可以实现稳定的特性。

注意，本文中所述的效果仅是示例，而不是限制性的。另外，还可以提供其它效果。这同样适用于下述的其它实施例和变形例。

<2.第一实施例的第一变形例>

接下来，说明本发明的第一实施例的第一变形例。在下面，适当时可以省略对与前述的第一实施例中的部件具有类似的构造和操作的部件的说明。

[2.1构造]

[2.1.1非易失性存储装置的整体构造示例]

图9图示了根据本发明的第一实施例的第一变形例的非易失性存储装置1-1。非易失性存储装置1-1可包括电流控制器3a，以代替图3所示的非易失性存储装置1中的包括电流依从电路14和时序控制电路20的电流控制器3。电流控制器3a可包括电流依从电路14a和时序控制电路20a。图3所示的电流依从电路14和时序控制电路20可用于控制流经位线bl的电流。然而，本变形例中的电流依从电路14a和时序控制电路20a可用于控制流经字线wl的电流。除此之外的构造可大体上类似于图3所示的非易失性存储装置1的构造。另外，参考存储单元mc的构造是上述1d1r型构造的示例情况进行说明。

电流控制器3a可以控制将流经字线wl的电流，使得将读取/写入电路15在执行数据写入时在第二配线(字线wl)中引起的流动的电流限制为预定限制电流值。时序控制电路20a可向电流依从电路14a供应时序控制信号，使得在从开始设定操作起经过特定时段之后，电流依从电路14a将限制电流值改变成第二限制电流值。时序控制信号可改变限制电流值。

[2.1.2电流依从电路的构造示例]

电流依从电路14a可将流经字线wl的电流限制为预定限制电流值。图10图示了电流依从电路14a的电流示例。

参考图10，电流依从电路14a可包括nmos晶体管t11a和t12a以及恒流源33a。nmos晶体管t11a和t12a的栅极端子可彼此连接。晶体管t11a可连接至字线wl。

nmos晶体管t11a和t12a以及恒流源33a可构成电流镜电路。在晶体管t11a在饱和区域中操作的情况下，恒流源33a的恒定电流可作为(将成为预定限制电流的)依从电流icomp被供应至位字线wl。

[2.2操作]

[2.2.1设定操作]

接下来，将参考图11对本变形例中的设定操作的示例进行说明。在图11的上部图示的电压波形中，横轴表示时间，且纵轴表示电压值。在图11的下部图示的电流波形中，横轴表示时间，且纵轴表示电流值。

在执行设定操作之前，读取/写入电路15可首先经由位线解码器12和字线解码器13将所有位线bl和字线wl驱动至公共电压vcommon。

当开始设定操作时，读取/写入电路15和字线解码器13可将被选择字线驱动至地电位vss。同时，读取/写入电路15和位线解码器12可将被选择位线驱动至设定电压vset。此时，可通过利用具有被电流依从电路14a限制的电流值的电流的驱动操作来执行字线wl的驱动。

当被施加至存储单元mc中的选择元件se的电压增大时，由于图6所示的选择元件se的特性，电流流经存储单元mc。在此时或者在被施加至存储单元mc的电压进一步增大且用于至低电阻状态的改变所需的预定电压vth被施加至存储单元mc中的处于高电阻状态的可变电阻元件vr时，可变电阻元件vr可被改变成低电阻状态(在图11中的时间t0处)。

此时，随着电阻值的下降，位线bl中的被充电的电荷可经由存储单元mc被传输至字线wl。相比之下，由于电流依从电路14a将初始电流限制为小的依从电流icomp，所以字线wl的在直到执行至低电阻状态的改变的时刻的电压可以以低的转化速率降低。此时，转化速率可被表示为δt/δv＝cwl/iset_ini，这里，iset_ini(第一限制电流值)是依从电流icomp的初始限制电流值，且cwl是字线电容。

当字线wl的电压缓和地降低时，至低电阻状态的改变可被缓和地执行。因此，由位线bl的在至低电阻状态的改变时经由存储单元mc被传输至字线wl的电荷产生的电流的峰值可小于在电流没有受到限制或者电流被限制成更高的电流值的情况下的峰值。

在存储单元mc被改变成低电阻状态之后，时序控制电路20a可将时序控制信号供应至电流依从电路14a，使得电流依从电路14a改变作为限制电流的依从电流icomp。电流依从电路14a可基于时序控制信号将限制电流值设定为用于设定操作的低电阻状态的电阻值及其稳定所需的设定电流值iset(第二限制电流值)。此后，可以在必要的时间内施加上述的用于稳定低电阻状态所需的设定电流值iset。由此完成设定操作。

图11所示的操作示例与图8所示的操作示例的不同之处在于，在位线bl上执行利用设定电压vset的电压驱动，且在字线wl上执行基于由电流依从电路14a进行的控制的电流驱动。

[2.3效果]

根据本变形例，在执行设定操作时，可以适当地限制流经位字线wl的电流。因此，可以在设定操作时实现稳定。根据本变形例，在设定操作时，字线wl的在电阻变化之前的电压斜率可变低。这减小了流经存储单元mc的暂态电流的峰值。因此，可例如防止存储单元mc的特性劣化并防止存储单元mc被损坏。另外，在电阻发生变化之后允许预定的设定电流值iset流动。因此，可以实现稳定的特性。

<3.第一实施例的第二变形例>

接下来，说明本发明的第一实施例的第二变形例。在下面，在适当的情况下可以省略与前述的第一实施例或第一实施例的第一变形例中的部件具有类似的构造和操作的部件的进一步说明。

[3.1构造]

[3.1.1非易失性存储装置的整体构造示例]

图12图示了根据本发明的第一实施例的第二变形例的非易失性存储装置1-2的整体构造的示例。非易失性存储装置1-2可包括电流控制器3b，以代替图3所示的非易失性存储装置1中的包括电流依从电路14和时序控制电路20的电流控制器3。电流控制器3b可包括电流依从电路14和电流检测电路22。除此之外的构造可大体上类似于图3所示的非易失性存储装置1的构造。另外，参考存储单元mc的构造是上述的1d1r型构造的示例情况进行说明。

[3.1.2电流检测电路的构造示例]

电流控制器3b可检测用于将可变电阻元件vr改变成第二电阻状态(低电阻状态)所需的电流是否流经第一配线(位线bl)。电流控制器3b可以基于检测结果将预定限制电流值改变成第二限制电流值。电流检测电路22可检测流经位线bl的电流，并将检测结果供应至电流依从电路14。图13图示了电流检测电路22的电路示例。

参考图13，电流检测电路22的构造可包括反相器inv1和inv2、比较器cp1、nmos晶体管t1和t2以及电流检测电阻r1。

比较器cp1的非反相输入端子(+)可连接至与电流检测电阻r1连接的位线bl。比较器cp1的反相输入端子(–)可接收参考电流iref。比较器cp1可以是电流检测电路，其在位线bl的电流值高于参考电流iref时输出作为检测信号的高电平信号，并在位线bl的电流值低于参考电流iref时输出作为检测信号的低电平信号。

当将要开始设定操作时，可提前将初始化脉冲int_pls施加至晶体管t2的栅极，从而使包括反相器inv1和inv2的锁存器初始化。当锁存器被初始化时，输出iini_en可变为高电平且输出iset_en可变为低电平。

当锁存器处于初始化状态时，晶体管t1可将电流检测电路和锁存器彼此连接。当电流检测电路输出作为检测信号的高电平信号时，输出iini_en可变为低电平。晶体管t1可由此断开电流检测电路与锁存器之间的连接。因此，在执行一次设定操作的时段期间，仅可检测一次位线bl的电流的增大。

[3.2操作]

[3.2.1设定操作]

接下来，参考图14说明本变形例中的设定操作的示例。在图14的上部图示的位线bl和字线wl的电压波形中，横轴表示时间，且纵轴表示电压值。在图14的中部图示的位线bl的电流波形中，横轴表示时间，且纵轴表示电流值。在图14的下部图示的电流检测电路22的检测信号的电压波形中，纵轴表示电压值。

在执行设定操作之前，读取/写入电路15可首先经由位线解码器12和字线解码器13将所有位线bl和字线wl驱动至公共电压vcommon。

此后，当开始设定操作且将用于至低电阻状态的改变所需的预定电压vth施加至存储单元mc中的处于高电阻状态的可变电阻元件vr时，可变电阻元件vr可被改变成低电阻状态(在图14中的时间t0处)。前述操作可类似于上述图8所示的操作示例的操作。

这里，电流检测电路22可基于作为阀值电流的参考电流iref来检测用于至低电阻状态的改变所需的电流在位线bl中的流动。当电流检测电路22检测到位线bl的电流ibl超过参考电流iref时，电流依从电路14可改变作为限制电流的依从电流icomp。电流依从电路14可将限制电流值设定为用于设定操作的低电阻状态的电阻值及其稳定所需的设定电流值iset(第二限制电流值)。此后，可以在必要的时间内施加上述的用于稳定低电阻状态所需的设定电流值iset。由此完成设定操作。

在图14所示的操作示例中，可首先设定作为限制电流值的初始限制电流值iset_ini(第一限制电流值)，且可开始设定操作。这抑制了至低电阻状态的改变时的峰值电流(图14中的icell_1)。此后，在电流检测电路22检测到至低电阻状态的改变的时刻处，可再次执行限制电流值的设定成以将限制电流值设定为用于设定操作实际所需的设定电流值iset(第二限制电流值)。这允许用于设定操作所需的设定电流值iset流经存储单元mc(图14中的icell_2)。

[3.3效果]

根据本变形例，在执行设定操作时，可以适当地限制流经位线bl的电流。因此，可以在设定操作时实现稳定。根据本变形例，检测流经位线bl的电流。因此，可以以更高的精确度控制设定之后的电流。

<4.第二实施例>

接下来，说明本发明的第二实施例。在下面，必要时可以省略对与前述的第一实施例或第一实施例的第一变形例中的部件具有类似的构造和操作的部件的进一步说明。

[4.1构造]

[4.1.1非易失性存储装置的整体构造示例]

图15图示了根据本发明的第二实施例的非易失性存储装置2的整体构造的示例。与图3所示的非易失性存储装置1的构造相比，非易失性存储装置2可包括电压控制器4以代替电流控制器3。电压控制器4可包括时序控制电路20b。除此之外的构造可大体上类似于图3所示的非易失性存储装置1的构造。另外，参考存储单元mc的构造是上述的1d1r型构造的示例情况进行说明。

另外，参考作为用于执行数据擦除的复位操作的示例的将数据"0"写入存储单元mc的操作对本实施例进行说明。另外，参考作为示例的通过将存储单元mc中的可变电阻元件vr从第二电阻状态(低电阻状态)改变成第一电阻状态(高电阻状态)来执行复位操作的情况对本实施例进行说明。

电压控制器4可以控制将被施加至字线wl的电压，使得在执行数据擦除时通过读取/写入电路15被施加至第二配线(字线wl)的电压被限制成预定限制电压值。在可变电阻元件vr被改变成高电阻状态之前的时段内，电压控制器4可将预定限制电压值设定为第一限制电压值(后述的初始复位电压vreset1)。在可变电阻元件vr被改变成高电阻状态之后，电压控制器4可将预定限制电压值从第一限制电压值改变成第二限制电压值(后述的后期复位电压vreset2)。

时序控制电路20b可向读取/写入电路15a供应时序控制信号，使得在从开始复位操作起经过特定时间段之后，读取/写入电路15a将预定限制电压值改变成第二限制电压值。时序控制信号可改变用于驱动字线wl的电压。

[4.1.2电压切换电路的构造示例]

读取/写入电路15a可包括如下的电路，该电路将用于写入数据"0"(执行复位)的字线wl驱动至用于复位所需的预定电压vreset(初始复位电压vreset1或后期复位电压vreset2)。该电路可具有用于切换将被施加至字线wl的电压的功能。图16图示了电压切换电路23的电路示例。

参考图16，电压切换电路23的构造可包括pmos晶体管t3和t4、nmos晶体管t5以及and电路and1。晶体管t5的栅极端子可连接至and电路and1的输出端子。

在电压切换电路23中，当第一复位使能信号/reset_en1处于高电平时，晶体管t3可被接通，且字线wl的电压可被设定至初始复位电压vreset1。另外，当第二复位使能信号/reset_en2处于高电平时，晶体管t4可被导通，且字线wl的电压可被设定至后期复位电压vreset2。不允许第一复位使能信号/reset_en1和第二复位使能信号/reset_en2同时处于高电平。当第一复位使能信号/reset_en1和第二复位使能信号/reset_en2同时处于低电平时，and电路and1可输出高电平信号，晶体管t5可被导通，且晶体管t3和t4可被截止。在此情况下，字线wl可不被选择，且字线wl的电压可以是公共电压vcommon。

[4.2操作]

[4.2.1复位操作]

在说明本实施例中的复位操作之前，参考图17说明本实施例的比较例中的复位操作。在图17图示的电压波形中，横轴表示时间且纵轴表示电压值。在图17中，vcell表示被施加至被选择的存储单元mc的电压。

读取/写入电路15a在执行复位操作之前可首先经由位线解码器12和字线解码器13将所有位线bl和字线wl驱动至公共电压vcommon。

当开始复位操作时，读取/写入电路15a和位线解码器12可将被选择位线驱动至地电位vss。同时，读取/写入电路15a和字线解码器13可将被选择字线驱动至作为预定限制电压的复位电压vreset。

当在时间t0处将预定电压vth'施加至处于低电阻状态的存储单元mc时，存储单元mc可被改变成高电阻状态。预定电压vth'能够使用于至高电阻状态的变化所需的电流流动。此后，当在字线wl到达复位电压vreset之后经过必要时间段时，可完成复位操作。这里，对于复位电压vreset高于电压vth'的原因，在考虑到例如处于低电阻状态的存储单元mc的电阻值的变化或选择元件se的电流的变化的情况下，可将最小电压设定为复位电压vreset。在图17所示的操作示例中，将被施加至被改变成高电阻状态的存储单元mc的电压vcell可超过处于用于稳定高电阻状态的特性所需的预定范围内的电压vhrs_limit。因此，例如，在这种情况下，处于高电阻状态的存储单元mc的特性可能会劣化。在最坏的情况下，存储单元mc可能被损坏。

图18图示了本实施例中的作为解决前述问题的方法的复位操作。当开始复位操作时，读取/写入电路15a和位线解码器12可将被选择位线驱动至地电位vss。同时，读取/写入电路15a和字线解码器13可将被选择字线驱动至作为预定限制电压的初始复位电压vreset1。

在开始复位操作之后，在处于低电阻状态的存储单元mc被改变成高电阻状态之前执行的操作可类似于图17所示的操作示例中的操作。此后，在本实施例中，可在时间t1处根据从时序控制电路20b供应的时序控制信号将通过读取/写入电路15a和字线解码器13被施加至字线wl的电压从初始复位电压vreset1(第一限制电压值)切换至后期复位电压vreset2(第二限制电压值)。因此，将被施加至被改变成高电阻状态的存储单元mc的电压vcell可减小vreset1-vreset2。

根据本技术，将被施加至最终被改变成高电阻状态的存储单元mc的电压vcell可落入在处于用于稳定高电阻状态的特性所需的预定范围内的电压vhrs_limit内。因此，可以稳定高电阻状态的特性。注意，在该过程中，存在如下可能性：在时间t1之前或之后，存在电压vcell超过处于预定范围内的电压vhrs_limit的时段。然而，由于该时段的时间短，所以对存储单元mc的特性的影响小。

[4.3效果]

根据本实施例，在执行复位操作时，可以适当地限制将被施加至字线wl的电压。因此，可以在复位操作时实现稳定。根据本实施例，在复位操作开始之后，可以对将被施加至字线wl的施加电压进行时序控制。因此，例如，无论存储单元mc的特性的变化如何，都可以向存储单元mc施加用于稳定高电阻状态的特性所需的电压。

<5.第二实施例的变形例>

接下来，说明本发明的第二实施例的变形例。在下面，必要时可以省略对与前述的第一实施例、第一实施例的第一变形例和第二实施例中的部件具有类似的构造和操作的部件的进一步说明。

[5.1构造]

[5.1.1非易失性存储装置的整体构造示例]

图19图示了根据本发明的第二实施例的变形例的非易失性存储装置2-1的整体构造的示例。非易失性存储装置2-1可包括电压控制器4a以代替图15所示的非易失性存储装置2的构造中的包括时序控制电路20b的电压控制器4。电压控制器4a可包括电流检测电路22a。除此之外的构造可大体上类似于图15所示的非易失性存储装置2的构造。另外，参考存储单元mc的构造是上述的1d1r型构造的示例情况进行说明。

[5.1.2电流检测电路的构造示例]

电压控制器4a可检测用于将可变电阻元件vr改变成第一电阻状态(高电阻状态)所需的电流是否流经第一配线(位线bl)。电压控制器4a可以基于检测结果将预定限制电压值改变成第二限制电压值。电流检测电路22a可检测流经位线bl的电流，并将检测结果供应至读取/写入电路15a。图20图示了电流检测电路22a的电路示例。

参考图20，电流检测电路22a的构造可包括反相器inv1和inv2、比较器cp1、nmos晶体管t1和t2以及电流检测电阻r1。

比较器cp1的非反相输入端子(+)可连接至与电流检测电阻r1连接的位线bl。比较器cp1的反相输入端子(+)可接收参考电流iref'。比较器cp1可以是在位线bl的电流值高于参考电流iref'时输出作为检测信号的高电平信号并在位线bl的电流值低于参考电流iref'时输出作为检测信号的低电平信号的电流检测电路。

当将要开始复位操作时，可以提前将初始化脉冲int_pls施加至晶体管t2的栅极，从而可以使包括反相器inv1和inv2的锁存器初始化。当锁存器被初始化时，输出reset_en1可变为高电平，且输出reset_en2可变为低电平。

当锁存器处于初始化状态时，晶体管t1可将电流检测电路和锁存器彼此连接。当电流检测电路输出作为检测信号的高电平信号时，输出reset_en1可变为低电平。晶体管t1可由此断开电流检测电路与锁存器之间的连接。因此，在执行一次设定操作的时段期间，仅可检测一次位线bl的电流的增大。

[5.2操作]

[5.2.1复位操作]

接下来，参考图21说明本变形例中的复位操作的示例。在图21的上部图示的位线bl和字线wl的电压波形中，横轴表示时间，且纵轴表示电压值。图21的中部图示的位线bl的电流波形中，横轴表示时间，且纵轴表示电流值。在图21的下部图示的电流检测电路22a的检测信号的电压波形中，纵轴表示电压值。

读取/写入电路15a在执行复位操作之前可首先经由位线解码器12和字线解码器13将所有位线bl和字线wl驱动至公共电压vcommon。

当开始复位操作时，读取/写入电路15a和位线解码器12可将被选择位线驱动至地电位vss。同时，读取/写入电路15a和字线解码器13可将被选择字线驱动至作为预定限制电压的初始复位电压vreset1。

当在时间t0处将预定电压vth'施加至处于低电阻状态的存储单元mc时，存储单元mc可被改变成高电阻状态。预定电压vth'能够使用于至高电阻状态的改变所需的电流流动。此时，电流检测电路22a可基于作为阀值电流的参考电流iref'检测用于至高电阻状态的改变所需的电流流动。当电流检测电路22a检测到位线bl的电流ibl超过参考电流iref'时，读取/写入电路15a和字线解码器13可将将被施加至字线wl的电压从初始复位电压vreset1(第一限制电压值)切换至后期复位电压vreset2(第二限制电压值)。因此，如同在前述的第二实施例中，被施加至被改变成高电阻状态的存储单元mc的电压vcell可减小vreset1-vreset2。

根据本技术，被施加至最终被改变成高电阻状态的存储单元mc的电压vcell可落入处于用于稳定高电阻状态的特性所需的预定范围内的电压vhrs_limit内。因此，可以稳定高电阻状态的特性。

此外，根据本技术，可在与处于低电阻状态的存储单元mc被改变成高电阻状态的时刻相对应的时间处立即将被施加至字线wl的电压切换至后期复位电压vreset2。因此，电压vcell超过处于预定范围内的电压vhrs_limit的时间段可能完全不存在，或与前述第二实施例中的时间段相比大大减小。此外，执行至后期复位电压vreset2的切换的时刻可例如补偿处于低电阻状态的存储单元mc的特性的变化或温度的变化。因此，可以实现具有极高精确度的功能。

[5.3效果]

根据本变形例，在执行数据复位时，可以适当地限制将被施加至字线wl的电压。因此，可以在复位操作时实现稳定。根据本变形例，可以通过检测流经位线bl的电流来控制在复位操作开始之后被施加至字线wl的施加电压。因此，可以以更高的精确度控制在复位操作开始之后将被施加至存储单元mc的电压vcell。

<6.其它实施例>

根据本发明的技术不限于上面的各个实施例及其变形例的说明，并且可以以各种方式进行修改。

例如，根据本发明的非易失性存储装置还可应用于诸如cbram、pcram、mram和sttram等除可变电阻存储装置(reram)之外的存储装置。

此外，上面说明了与第一实施例中的设定操作相关的构造和与第二实施例中的复位操作相关的构造。然而，可以组合与前述第一实施例中的设定操作相关的构造和与前述第二实施例中的复位操作相关的构造。

另外，例如，本发明可具有以下构造。

(1)一种非易失性存储装置，其包括：

存储单元，其布置在第一配线和第二配线的交叉部处，并包括可变电阻元件，所述可变电阻元件的电阻状态在第一电阻状态与第二电阻状态之间变化；

写入电路，其将所述可变电阻元件从所述第一电阻状态改变成所述第二电阻状态，并由此将数据写入在所述存储单元上；以及

电流控制器，其对在执行所述数据的写入时由所述写入电路在所述第一配线或所述第二配线中引起的流动的电流进行控制，并由此将在所述第一配线或所述第二配线中流动的电流限制成预定限制电流值，

其中，所述电流控制器在所述可变电阻元件被改变成所述第二电阻状态之前的时段内将所述预定限制电流值设定成第一限制电流值，并在所述可变电阻元件被改变成所述第二电阻状态之后将所述预定限制电流值从所述第一限制电流值改变成第二限制电流值。

(2)如(1)所述的非易失性存储装置，其中，所述第一限制电流值低于所述第二限制电流值。

(3)如(1)或(2)所述的非易失性存储装置，其中，所述电流控制器在从所述写入电路开始所述数据的写入的操作起经过预定时段之后将所述预定限制电流值改变成所述第二限制电流值。

(4)如(1)或(2)所述的非易失性存储装置，其中，所述电流控制器检测用于将所述可变电阻元件改变成所述第二电阻状态所需的电流是否流经所述第一配线或所述第二配线，并根据检测结果将所述预定限制电流值改变成所述第二限制电流值。

(5)如(1)至(4)中任一项所述的非易失性存储装置，其中，所述第一电阻状态是高电阻状态，且所述第二电阻状态是低电阻状态。

(6)一种非易失性存储装置，其包括：

存储单元，其布置在第一配线和第二配线的交叉部处，并包括可变电阻元件，所述可变电阻元件的电阻状态在第一电阻状态与第二电阻状态之间变化；

写入电路，其将所述可变电阻元件从所述第二电阻状态改变成所述第一电阻状态，并由此擦除所述存储单元中存储的数据；以及

电压控制器，其对在执行所述数据的擦除时由所述写入电路施加至所述第二配线的电压进行控制，并由此将被施加至所述第二配线的电压限制成预定限制电压值，

其中，所述电压控制器在所述可变电阻元件被改变成所述第一电阻状态之前的时段内将所述预定限制电压值设定成第一限制电压值，并在所述可变电阻元件被改变成所述第一电阻状态之后将所述预定限制电压值从所述第一限制电压值改变成第二限制电压值。

(7)如(6)所述的非易失性存储装置，其中，所述第一限制电压值高于所述第二限制电压值。

(8)如(6)或(7)所述的非易失性存储装置，其中，所述电压控制器在从所述写入电路开始所述数据的擦除的操作起经过预定时段之后将所述预定限制电压值改变成所述第二限制电压值。

(9)如(6)或(7)所述的非易失性存储装置，其中，所述电压控制器检测用于将所述可变电阻元件改变成所述第一电阻状态所需的电流是否流经所述第一配线，并根据检测结果将所述预定限制电压值改变成所述第二限制电压值。

(10)如(6)至(9)中任一项所述的非易失性存储装置，其中，所述第一电阻状态是高电阻状态，且所述第二电阻状态是低电阻状态。

(11)一种非易失性存储装置的控制方法，所述方法包括：

利用写入电路，将可变电阻元件从第一电阻状态改变成第二电阻状态，并由此在存储单元上执行数据的写入，所述存储单元布置在第一配线和第二配线的交叉部处并包括可变电阻元件，所述可变电阻元件的电阻状态在第一电阻状态与第二电阻状态之间变化；以及

对在执行所述数据的写入时由所述写入电路在所述第一配线或所述第二配线中引起的流动的电流进行控制，并由此将在所述第一配线或所述第二配线中流动的电流限制成预定限制电流值，

其中，作为对所述电流的控制，在所述可变电阻元件被改变成所述第二电阻状态之前的时段内将所述预定限制电流值设定成第一限制电流值，且在所述可变电阻元件被改变成所述第二电阻状态之后将所述预定限制电流值从所述第一限制电流值改变成第二限制电流值。

(12)一种非易失性存储装置的控制方法，所述方法包括：

利用写入电路，将可变电阻元件从第二电阻状态改变成第一电阻状态，并由此擦除存储单元上的数据，所述存储单元布置在第一配线和第二配线的交叉部处并包括可变电阻元件，所述可变电阻元件的电阻状态在第一电阻状态与第二电阻状态之间变化；以及

对在执行所述数据的擦除时由所述写入电路施加至所述第二配线的电压进行控制，并由此将被施加至所述第二配线的电压限制成预定限制电压值，

其中，作为对所述电压的控制，在所述可变电阻元件被改变成所述第一电阻状态之前的时段内将所述预定限制电压值设定为第一限制电压值，且在所述可变电阻元件被改变成所述第一电阻状态之后将所述预定限制电压值从所述第一限制电压值改变成第二限制电压值。

本申请基于并要求于2014年11月6日在日本专利局提交的日本专利申请2014-225924的优选权的权益，在此将该日本专利申请的全部内容以引用的方式并入本文中。

本领域技术人员应当理解，依据设计要求和其它因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。