自对准存储器阵列的制作方法

本发明的实施例属于半导体器件领域，并且更具体而言，属于存储器领域。

背景技术：

诸如自旋转移矩磁随机存取存储器(stt-mram)之类的一些磁存储器利用磁性隧道结(mtj)来转换和检测存储器的磁状态。mtj由铁磁(fm)层和隧穿势垒(例如，mgo)组成。mtj将位线(bl)耦合到选择开关(例如，晶体管)、字线(wl)和感测线(sl)。通过评估用于fm层的不同相对磁化的电阻(例如，隧穿磁阻(tmr))变化来“读取”mtj存储器。

具体而言，在stt-mram中，每一位数据存储在单独的mtj中。其中一个fm层被称为参考层(rl)，它提供了稳定的参考磁取向。所述位存储在被称为自由层(fl)的第二fm层中，自由层的磁矩的取向可以例如处于以下两个状态中的任一状态：平行于参考层或反平行于参考层。由于tmr效应，与平行状态相比，反平行状态的电阻显著地较高。

为了在stt-mram器件中写入信息，使用自旋转移矩(stt)效应来将自由层从平行状态转换到反平行状态，反之亦然。电流穿过mtj产生自旋极化电流，这导致力矩被施加到自由层的磁化。当自旋极化电流足够强时，足够的力矩被施加到自由层以使其磁取向改变，从而允许位被写入。为了读取所存储的位，感测电路测量mtj的电阻。

附图说明

根据所附权利要求、一个或多个示例性实施例的以下详细描述以及相应的附图，本发明的实施例的特征和优点将变得显而易见。在认为适当的地方，在图中重复附图标记以指示相应或类似的元件。

图1包括形成本发明的实施例中的存储器的方法；

图2a-2c包括形成本发明实施例的各阶段；以及

图3包括可以包括本文描述的存储器的实施例的系统。

具体实施方式

现在将参考附图，在附图中相似的结构可以被提供有相似的后缀附图标记。为了更清楚地显示各个实施例的结构，本文包括的附图是半导体/电路结构的图示。因此，例如在显微照片中的所制造的集成电路结构的实际外观可能看起来不同，尽管仍然包含所示实施例的要求保护的结构。而且，附图可以仅示出对于理解所示实施例有用的结构。为了保持附图的清楚，可能没有包括本领域已知的附加结构。例如，不一定显示半导体器件的每一层。“实施例”、“各种实施例”等指示如此描述的实施例可以包括特定的特征、结构或特性，但不是每个实施例都必须包括该特定的特征、结构或特性。一些实施例可以具有针对其它实施例描述的特征中的一些、全部或者没有这些特征。“第一”、“第二”、“第三”等描述了共同的对象，并且指示提及的相似对象的不同实例。这样的形容词并不意味着这样描述的对象必须在时间上、空间上、在排序上、或者以任何其它方式按照给定的顺序。“连接”可以指示元件彼此直接物理接触或电接触，并且“耦合”可以指示元件彼此协作或相互作用，但是它们可以或者可以不直接物理接触或电接触。

如上所述，mtj通常将bl耦合到选择开关(例如，晶体管)、wl和sl。然而，当在存储器阵列中形成许多mtj时，由于阵列中的选择开关的尺寸，阵列尺寸可能不期望地增长。阵列尺寸可以增长到对于用于片上系统(soc)中的嵌入式存储器不够理想的程度。例如，互补金属氧化物半导体(cmos)晶体管可以占用宝贵的基板面(realestate)。

实施例通过使用薄膜开关元件而不是cmos晶体管来解决这个空间问题。结果，存储器单元可以包括与存储器元件(例如，mtj)串联的薄膜开关元件。当存储器元件耦合到bl时，开关元件可以耦合到wl。取决于行和列选择器逻辑以及感测，开关元件和存储器元件中的一个可以耦合到sl和/或可能地另一个bl(例如，耦合到mtj的一个电极的用于读取的一个bl，以及耦合到mtj的另一个电极的用于写入的另一个bl)。

在实施例中，可以使用的薄膜开关元件包括在被转让给intelcorporationofsantaclara,california,u.s.a.的美国专利申请no.2014/0209892中所述的开关元件之一。该申请公开了一种“具有骤回(snapback)的选择器”。

具体而言，在没有骤回的选择器中，一旦位单元两端的电压超过阈值vth，没有骤回的选择器将位单元从关断状态转换到导通状态。然而，在给定电源电压vcell(其是可以施加在存储器单元上的最大电压)下不能适应选择器和存储器写入电压，这是因为选择器的“导通”电压超过vcell。相比之下，在具有骤回的选择器中，一旦位单元两端的电压超过阈值vth，具有骤回的选择器通过从类似绝缘体的材料改变为类似金属的导电材料而将位单元从关断状态转换到导通状态，结果，快速回到保持电压vh，从而使相同的存储器在相同的vcell要求下适应。选择器被配置为使得一旦位单元两端的电压下降到保持电压vh(或保持电流，ih)以下，选择器就关断。骤回电压vsnapback等于阈值电压vth减去保持电压vh。换言之，骤回电压vsnapback是处于导通状态的选择器两端的电压降。采用选择器的骤回来在给定的最大电源电压vcell下适应选择器的导通电压，其中在没有骤回的情况下，导通电压将超过该最大电源电压。在一些示例性实施例中，最大电源电压vcell可以小于1伏(例如，0.9伏或更小)。

骤回选择器的实施例包括夹在两种电极材料之间的绝缘体材料。电极可以用任何数量的合适材料来实施，例如但不限于碳、金、镍、铂、银、钼、氮化钼、碳化钼、钛、氮化钛、碳化钛、钨、碳化钨、氮化钨及其混合物以及导电金属氧化物。绝缘体可以包括使选择器具有s形iv特性或者以其它方式呈现骤回状况的晶体材料。这样的材料通常包括但不限于包含元素周期表第4、5或6周期的金属的多组分氧化物和合金系，并且通常部分填充有价d-电子层。理想地，当被偏置在vth以下时，这样的材料在关断状态下表现为绝缘体(例如，仅具有可忽略的漏电流)，并且当切换到导通状态时在相对低的偏置下用作金属(例如，其传导高电流)。转换是可逆的：当去除或以其它方式不再满足偏置时，材料恢复到原始绝缘状态。

在一些具体示例性实施例中，选择器绝缘体由氧化钒(vo2)、氧化锰(mno)或氧化钛(ti2o3)实现。对于诸如氧化铁(fe2o3)、氧化铌(nbo2)和氧化钽(tao2)之类的选择器绝缘体，也可以使用具有带有骤回的s形iv曲线的所谓的mott绝缘体。在一些实施例中，可以使用这些氧化物的混合物。在其它实施例中，选择器元件的绝缘体可以用被称为钙钛矿的氧化物实现，该钙钛矿具有化学式r(1-x)axbo3，其中r是稀土原子，a是二价原子，b可以选自锰、镍、钴、钛或钒。在一些实施例中，可以使用这些钙钛矿的混合物。在其它实施例中，选择器元件的绝缘体可以用结晶硫化物来实现，例如硫化铬(crs)和硫化铁(fes)或这些硫化物的组合。在其它实施例中，选择器元件的绝缘体可以用这些结晶氧化物、钙钛矿和/或硫化物的组合来实现。许多变化将是显而易见的。注意，具有s形iv特性的这种晶体材料不同于具有s形iv特性的非晶态的双向阈值切换硫族化合物材料。根据本发明的实施例，这些示例材料中的每一种通常呈现双向s形i-v特性或以其它方式允许骤回状况并且可以用于实现选择器元件的绝缘体层。

根据本发明的一些实施例，利用这样的电特性和材料体系，可以在后端半导体工艺中用薄膜来实现选择器。在后端工艺中构建嵌入式存储器意味着可以实现密集的交叉点阵列单元，其示例性实施例将依次进行讨论。例如，后端选择器工艺实现了逻辑外围上部具有存储器元件加上多层选择器的选项。

图1包括形成本发明的实施例中的存储器的方法100。

方法100包括在衬底上形成第一金属层(框105)。这种衬底可以是晶圆的一部分的体半导体材料。在实施例中，半导体衬底是已经从晶圆单体化的芯片的一部分的体半导体材料。在实施例中，半导体衬底是在绝缘体上形成的半导体材料，诸如绝缘体上半导体(soi)衬底。在实施例中，半导体衬底是突出的结构，诸如在体半导体材料上方延伸的鳍状物。

接下来，在第一金属层上形成开关堆叠平面(switchstackplane)(框110)。

本文所使用的诸如左、右、顶部、底部、上方、下方、上部、下部、第一、第二之类的术语仅用于描述目的，而不应被解释为限制。例如，指定相对垂直位置的术语是指其中衬底或集成电路的器件侧(或有源表面)是该衬底的“顶”表面的情况；衬底可以实际上处于任何取向，使得衬底的“顶”侧可以在标准地面坐标系中低于“底”侧，并且仍然落在术语“顶部”的含义内。除非特别说明，否则本文(包括权利要求书)中使用的术语“在…上”并不指示第二层“上”的第一层直接在第二层上并且与第二层直接接触；在第一层与第一层上的第二层之间可以存在第三层或其它结构。

考虑到这一点，开关返回堆叠平面(switchbackstackplane)可以是在第一金属层上方的一个或多个绝缘/过孔层和/或金属层(第一金属层可以是在衬底上方的一个或多个层)。开关返回堆叠平面可以与第一金属层一样广地延伸。由于开关返回堆叠包括诸如下部电极层、绝缘体和上部电极层之类的一堆层，所以开关返回堆叠是“堆叠”。绝缘体层可以直接接触下部电极层和上部电极层。本文使用的层本身可以包括子层。因此，下部电极层可以具有子层。在工艺的此阶段，还没有由第一金属层形成wl，并且开关返回堆叠平面在水平尺寸上比最终存储器单元中的最终开关堆叠开关元件更宽，并且因此被称为“条”因为它看起来像条。

接下来，在开关堆叠平面上形成电极平面(例如，框115)。电极平面可以是一个或多个金属层。这些层可以用作阻止最终的薄膜开关元件和存储器元件之间的扩散的屏障。然而，在一些实施例中，不需要这种屏障，因此可以省略电极平面或屏障平面。

接下来，在电极平面(如果电极平面包括在本实施例中)上形成存储器堆叠平面和/或开关堆叠选择器平面(框120)。由于在最终存储器单元是mtj的示例中，堆叠包括诸如下部电极层、隧道氧化物/绝缘体和上部电极层之类的层堆叠，所以存储器堆叠是“堆叠”。绝缘体层可以直接接触下部电极层和上部电极层。在工艺的此阶段，还没有由第一金属层形成wl，并且存储器堆叠平面在水平尺寸上比最终存储器单元中的最终存储器元件更宽。

接下来，该方法包括：在存储器堆叠平面上方设置第一掩模，并且移除第一金属层、存储器堆叠平面和开关堆叠平面的部分以在由第一金属层形成的字线上方形成开关堆叠条和存储器堆叠条(框125)。这样做会产生图2a所示的“条”。

图2a包括wl201、开关堆叠条202(包括下部电极层203、绝缘层204和上部电极层205)、电极层206和存储器堆叠207(包括下部电极层210、隧道氧化物/绝缘层209(当mtj是存储器元件时)以及上部电极层208)。

回到图1，接下来工艺100包括在开关堆叠条、存储器堆叠条和字线上方形成氮化物层(框130)。氮化物是可选的，但是可以用来防止诸如包含在wl层中的金属(例如，cu)之类的材料的氧化。框135包括在氮化物上方形成氧化物(例如，sio2)以隔离wl，然后在框140中平坦化(例如，化学机械平坦化(cmp))在存储器堆叠条上的氧化物停止部。

框145包括在氧化物212和存储器堆叠条207上形成第二金属层213。这产生图2b中所示的实施例，其包括氮化物211和电介质/氧化物212。

框150包括在第二金属层213上方设置第二掩模并去除存储器堆叠条207、电极层206、第二金属层213和开关堆叠条202的部分以在由第二金属层形成的bl213下方形成存储器单元214。这产生了图2c中所示的实施例。

之后，氮化物可再次包封(未示出)暴露的元件和层，如单元214和bl213。然后可以添加氧化物以隔离单元和bl(未示出)。

上述过程可以一起被执行以产生阵列。在实施例中，阵列可以包括现在参考图2a-2c描述的各种特征。

实施例包括包含许多存储器单元(例如，存储器单元214)的存储器阵列。单元214包括与存储器堆叠串联的开关堆叠。在各种实施例中，开关堆叠可以更靠近wl而存储器堆叠可以更靠近bl，但是在其它实施例中，开关堆叠可以更靠近bl而存储器堆叠可以更靠近wl。

在实施例中，开关堆叠202可以包括位于上部电极205下方且位于下部电极203上方的绝缘体204。在实施例中，绝缘体包括氧化钒、氧化锰、氧化钛、氧化铁、氧化铌、氧化钽、硫化铬、硫化铁和具有化学式r(1-x)axbo3的化合物中的至少一个，其中r是稀土原子，a是二价原子，b可以选自锰、镍、钴、钛或钒。

在实施例中，存储器堆叠207可以包括在电极207、208之间具有隧道氧化物209的mtj。然而，在其它实施例中，存储器堆叠207例如(但不限于)可以包括阻变式随机存取存储器(rram或reram)。rram依靠一类材料，其通过“形成”事件，在一次事件中从初始绝缘状态切换到低电阻状态。在形成事件中，器件经历“软击穿”，其中在位于两个电极之间的电介质层中形成局部细丝。此细丝对电流进行分流而通过该细丝从而形成低电阻状态。通过向电极施加不同极性的电压来转换状态，rram从低电阻状态转换到高电阻状态(通过解除细丝)并且从高电阻状态转换到低电阻状态(通过重新形成细丝)。取决于所使用的rram的类型，细丝可以包括氧空位、金属颗粒(导电桥ram(cbram))等。实施例广泛地包括电阻开关存储器，其包括但不限于氧化物空位细丝rram、导电桥接ram(cbram)、相变存储器(pcm)ram以及界面开关rram。rram的这种示例具有待被管理的热部件。并非所有rram都需要形成事件，并且实施例包括这样的rram。

该实施例可以包括存储器单元214上方的bl213和存储器单元下方的wl201。开关堆叠包括第一侧壁，其中一个标记为225，另一个(与壁225相对)被单元214遮住。诸如壁225之类的开关堆叠侧壁与bl位线的侧壁垂直对准，bl位线的侧壁中的一个被标记为223，而另一个(与壁223相对)被bl213遮住。第二开关堆叠侧壁(其中一个标记为222，另一个(与壁222相对)被单元214遮住)与wl201的侧壁(其中的一个被标记为226，而另一个(与壁226相对)被wl201遮住)垂直对准。另外，存储器堆叠侧壁(其中一个标记为224，另一个(与壁224相对)被单元214遮住)与位线侧壁(其中一个是壁223)垂直对准，存储器堆叠侧壁(其中一个被标记为221，另一个(与壁221相对)被单元214遮住)与字线侧壁226(和与壁226相对的侧壁)垂直对准。

在图2c的实施例中，侧壁222、225彼此正交并且侧壁221、224彼此正交。

图1的框125描述了侧壁224、225如何与wl201，具体地是侧壁226，“自对准”。图1的框150描述了侧壁221、222如何与bl213，具体地是侧壁223，“自对准”。换言之，单次刻蚀可以全部基于单个掩模而去除开关堆叠、存储器堆叠和金属层201的部分，从而使得这些元件的侧壁彼此对准并且与掩模的图案对准。然后，单次蚀刻可以全部基于单个掩模而去除开关堆叠、存储器堆叠和金属层213的部分，从而使得这些元件的侧壁彼此对准并且与掩模的图案对准。

在实施例中，开关堆叠侧壁222、225被包括在具有阈值电压vth、导通状态电压和骤回电压vsnapback的选择器元件中，使得当选择器元件两端的电压电势超过vth时，选择器元件从关断状态转换到导通状态，并且选择器元件在保持导通状态的同时快速回到保持电压vh。在没有骤回电压vsnapback的情况下，导通状态电压将超过可以被施加在第一导体和第二导体上的最大电压电势。这在上面以及例如在美国专利申请no.2014/0209892中被提及。

在实施例中，侧壁221、224包括在诸如rram(例如，cbram)或mtj之类的存储器207中。

在实施例中，诸如图3的系统之类的系统包括处理器以及包括诸如单元214之类的单元的存储器阵列。处理器可以耦合到天线等。该系统可以位于包括从芯片的逻辑区域(包括例如处理器)延伸到芯片的存储器区域(包括单元214)的金属层的soc中。金属层可以包括wl201或bl213以及逻辑区域中的互连(例如，迹线)。因此，包括诸如单元214之类的单元的存储器阵列可以与逻辑一起被集成以形成嵌入式存储器。这样的实施例可以集成镶嵌cu逻辑和诸如单元214之类的单元。例如，线201和/或线213可以从阵列一直延伸到soc的逻辑部分，其中然后其可以(直接或间接地)与耦合到控制器、处理器等的部分的逻辑部件耦合，该逻辑部件例如是cu互连、迹线和焊盘。

图3包括可以包括任何上述实施例的系统。图3包括根据本发明实施例的系统实施例1000的方框图。系统1000可以包括数百或数千个并且对于系统1000中的存储器功能至关重要的上述存储器单元/堆叠(图2c的单元214)。系统1000可以被包括在例如移动计算节点中，诸如蜂窝电话、智能电话、平板电脑、超级本、笔记本电脑、膝上型电脑、个人数字助理和基于移动处理器的平台。当存储器单元被大规模部署时，这种存储器单元的基板面节省累积。

示出了包括第一处理元件1070和第二处理元件1080的多处理器系统1000。尽管示出了两个处理元件1070和1080，但是应该理解，系统1000的实施例也可以仅包括一个这样的处理元件。系统1000被图示为点对点互连系统，其中，第一处理元件1070和第二处理元件1080经由点对点互连1050耦合。应当理解的是，所示的任何或全部互连可以被实现为多点总线而不是点对点互连。如图所示，处理元件1070和1080中的每一个可以是多核处理器，包括第一和第二处理器核心(即，处理器核心1074a和1074b以及处理器核心1084a和1084b)。这样的核心1074、1074b、1084a、1084b可以被配置为执行指令代码。

每个处理元件1070、1080可以包括至少一个共享高速缓存或存储器单元，其可以包括本文描述的存储器堆叠/单元。共享高速缓存可以存储分别由处理器的一个或多个部件(例如，核心1074a、1074b和1084a、1084b)使用的数据(例如，指令)。例如，共享高速缓存可以本地高速缓存被存储在存储器1032、1034中的数据以供处理器的部件较快速地访问。在一个或多个实施例中，共享高速缓存可以包括一个或多个中级高速缓存，诸如2级(l2)、3级(l3)、4级(l4)或其它级别的高速缓存、末级高速缓存(llc)、和/或其组合。

尽管仅示出了两个处理元件1070、1080，但是应该理解，本发明的范围不限于此。在其它实施例中，一个或多个额外的处理元件可以存在于给定的处理器中。可替换地，处理元件1070、1080中的一个或多个可以是除了处理器之外的元件，诸如加速器或现场可编程门阵列。例如，(一个或多个)附加处理元件可以包括与第一处理器1070相同的(一个或多个)附加处理器、与第一处理器1070异构或不对称的(一个或多个)附加处理器、加速器(例如，图形加速器或数字信号处理(dsp)单元)、现场可编程门阵列或任何其它处理元件。在处理元件1070、1080之间在包括架构、微架构、热、功耗特性等的一系列指标度量方面可以存在各种差异。这些差异可以有效地表明其自身与处理元件1070、1080的不对称性和异构性。对于至少一个实施例，各种处理元件1070、1080可以驻留在相同的管芯封装中。

第一处理元件1070还可以包括存储器控制器逻辑(mc)1072和点对点(pp)接口1076和1078。类似地，第二处理元件1080可以包括mc1082与pp接口1086和1088。mc1072和1082将处理器耦合到相应的存储器，即存储器1032和存储器1034，它们可以是本地附接到相应处理器的主存储器的一部分。存储器1032、1024可以包括本文描述的存储器堆叠。虽然mc逻辑1072和1082被示为集成到处理元件1070、1080中，但是对于替代实施例，mc逻辑可以是处理元件1070、1080之外的分立逻辑，而不是被集成在其中。

第一处理元件1070和第二处理元件1080可以分别经由p-p互连1062、10104通过p-p接口1076、1086耦合到i/o子系统1090。如图所示，i/o子系统1090包括p-p接口1094和1098。此外，i/o子系统1090包括将i/o子系统1090与高性能图形引擎1038耦合的接口1092。在一个实施例中，总线可以用于将图形引擎1038耦合到i/o子系统1090。可替换地，点对点互连1039可以耦合这些部件。

i/o子系统1090又可以经由接口1096耦合到第一总线10110。在一个实施例中，第一总线10110可以是外围部件互连(pci)总线、或者诸如pciexpress总线或另一第三代i/o互连总线之类的总线，但是本发明的范围不限于此。

如图所示，各种i/o设备1014、1024可以连同可将第一总线10110耦合到第二总线1020的总线桥1018一起耦合到第一总线10110。在一个实施例中，第二总线1020可以是低引脚数(lpc)总线。在一个实施例中，各种设备可以耦合到第二总线1020，包括例如键盘/鼠标1022、通信设备1026(其可以进而与计算机网络通信)以及数据储存单元1028，诸如可以包括代码1030的磁盘驱动器或其它大容量储存设备(其可以包括本文描述的存储器单元)。代码1030可以包括用于执行上述一个或多个方法的实施例的指令。此外，音频i/o1024可以耦合到第二总线1020。

注意，可以设想其它实施例。例如，代替所示的点对点架构，系统可以实现多点总线或另一这种通信拓扑。而且，图3的元件可以替代地使用比图3中示出的更多或更少的集成芯片来划分。例如，现场可编程门阵列可以与处理器元件和包括本文所述的存储器单元的存储器共享单个晶圆。

以下示例涉及进一步的实施例。

示例1包括一种方法，所述方法包括：在第一金属层上形成开关堆叠平面和存储器堆叠平面两者；在所述存储器堆叠平面上方设置第一掩模，并基于所述第一掩模去除所述开关堆叠平面、所述存储器堆叠平面和所述第一金属层的部分以在由所述第一金属层形成的字线上方形成开关堆叠条和存储器堆叠条，其中，所述开关堆叠条的第一开关堆叠侧壁和所述存储器堆叠条的第一存储器堆叠侧壁与所述字线的字线侧壁垂直对准；在所述字线上形成第二金属层；以及在所述字线上方设置第二掩模，并且基于所述第二掩模去除所述开关堆叠条、所述存储器堆叠条和所述第二金属层的部分以在由所述第二金属层形成的位线下方形成包括所述开关堆叠条和所述存储器堆叠条的部分的存储器单元，其中，剩余的开关堆叠条部分的第二开关堆叠侧壁和剩余的存储器堆叠条部分的第二存储器堆叠侧壁与所述位线的位线侧壁垂直对准。

在示例2中，示例1的主题可以可选地包括，其中，所述第一开关堆叠侧壁中的一个与所述第二开关堆叠侧壁中的一个基本上正交。

在示例3中，示例1-2的主题可以可选地包括，其中，所述第一开关堆叠侧壁和所述第一存储器堆叠侧壁与所述字线自对准。

在示例4中，示例1-3的主题可以可选地包括，其中，所述第二开关堆叠侧壁和所述第二存储器堆叠侧壁与所述位线自对准。

在示例5中，示例1-4的主题可以可选地包括，其中，所述开关堆叠平面包括薄膜开关元件，所述薄膜开关元件具有在上部电极下方并且在下部电极上方的绝缘体。

在示例6中，示例1-5的主题可以可选地包括，其中，所述绝缘体包括以下中的至少一个：氧化钒、氧化锰、氧化钛、氧化铁、氧化铌、氧化钽、硫化铬、硫化铁、和具有化学式r(1-x)axbo3的化合物，其中，r是稀土原子，a是二价原子，b可以选自锰、镍、钴、钛或钒。

在示例7中，示例1-6的主题可以可选地包括，其中，所述存储器单元包括包含所述第一存储器堆叠侧壁和所述第二存储器堆叠侧壁的磁性隧道结(mtj)。

在示例8中，示例1-7的主题可以可选地包括，其中，所述存储器单元包括包含所述第一存储器堆叠侧壁和所述第二存储器堆叠侧壁的阻变式随机存取存储器(rram)。

在示例9中，示例1-8的主题可以可选地包括，其中，所述第一开关堆叠侧壁中的一个与所述第一开关堆叠侧壁中的另一个基本上平行并且相对。

在示例10中，示例1-9的主题可以可选地包括，将所述存储器单元包括在嵌入在片上系统(soc)中的存储器阵列中。

示例11包括一种存储器阵列，所述存储器阵列包括：存储器单元，其包括与存储器堆叠串联的开关堆叠；在所述存储单元上方的位线和在所述存储单元下方的字线；其中(a)所述开关堆叠的第一开关堆叠侧壁与所述位线的位线侧壁垂直对准，并且所述开关堆叠的第二开关堆叠侧壁与所述字线的字线侧壁垂直对准；(b)所述存储器堆叠的第一存储器堆叠侧壁与所述位线侧壁垂直对准，并且所述存储器堆叠的第二存储器堆叠侧壁与所述字线侧壁垂直对准。

在示例12中，示例11的主题可以可选地包括：其中，(a)所述第一开关堆叠侧壁中的一个与所述第二开关堆叠侧壁中的一个基本上正交，并且(b)所述第一开关堆叠侧壁中的一个与所述第一开关堆叠侧壁中的另一个基本上平行并且相对。

在示例13中，示例11-12的主题可以可选地包括，其中，所述第一开关堆叠侧壁和所述第一存储器堆叠侧壁与所述字线自对准。

在示例14中，示例11-13的主题可以可选地包括，其中，所述第二开关堆叠侧壁和所述第二存储器堆叠侧壁与所述位线自对准。

在示例15中，示例11-14的主题可以可选地包括，其中，所述开关堆叠平面包括在上部电极下方并且在下部电极上方的绝缘体。

在示例16中，示例11-15的主题可以可选地包括，其中，所述绝缘体包括以下中的至少一个：氧化钒、氧化锰、氧化钛、氧化铁、氧化铌、氧化钽、硫化铬、硫化铁、和具有化学式r(1-x)axbo3的化合物，其中，r是稀土原子，a是二价原子，b可以选自锰、镍、钴、钛或钒。

在示例17中，示例11-16的主题可以可选地包括，其中，所述第一开关堆叠侧壁和所述第二开关堆叠侧壁包括在具有阈值电压vth、导通状态电压和骤回电压vsnapback的选择器元件中，使得当所述选择器元件两端的电压电势超过vth时，所述选择器元件从关断状态转换到导通状态，并且所述选择器元件在保持所述导通状态的同时快速回到保持电压vh；其中，在没有所述骤回电压vsnapback的情况下，所述导通状态电压将超过可以施加在第一导体和第二导体上的最大电压电势。

在示例18中，示例11-17的主题可以可选地包括，其中，所述存储器单元包括包含所述第一存储器堆叠侧壁和所述第二存储器堆叠侧壁的阻变式随机存取存储器(rram)。

在示例19中，示例11-18的主题可以可选地包括，其中，存储器单元包括包含所述第一存储器堆叠侧壁和所述第二存储器堆叠侧壁的磁性隧道结(mtj)。

在示例20中，示例11-19的主题可以可选地包括一种系统，所述系统包括：处理器；根据示例11至19中的任何一个的耦合到所述处理器的存储器阵列；以及耦合到所述处理器的通信模块，所述通信模块用于与系统外部的计算节点进行通信。

另一示例包括示例11-19的主题，可以可选地包括包含耦合到根据示例11至19中的任何一个的存储器阵列的逻辑部分的片上系统(soc)。

示例21包括一种装置，该装置包括：至少一个处理器；以及耦合到所述至少一个处理器的至少一个存储器阵列，所述至少一个存储器阵列包括：存储器单元，其包括与存储器堆叠串联的开关堆叠；以及在所述存储单元上方的位线和在所述存储单元下方的字线；其中(a)所述开关堆叠的第一开关堆叠侧壁与所述位线的位线侧壁垂直对准，并且所述开关堆叠的第二开关堆叠侧壁与所述字线的字线侧壁垂直对准；(b)所述存储器堆叠的第一存储器堆叠侧壁与所述位线侧壁垂直对准，并且所述存储器堆叠的第二存储器堆叠侧壁与所述字线侧壁垂直对准。

在示例22中，示例21的主题可以可选地包括，其中，所述开关堆叠包括在上部电极下方并且在下部电极上方的绝缘体。

在示例23中，示例21-22的主题可以可选地包括，其中，所述第一开关堆叠侧壁和所述第二开关堆叠侧壁包括在具有阈值电压vth、导通状态电压和骤回电压vsnapback的选择器元件中，使得当所述选择器元件两端的电压电势超过vth时，所述选择器元件从关断状态转换到导通状态，并且所述选择器元件在保持所述导通状态的同时快速回到保持电压vh；其中，在没有所述骤回电压vsnapback的情况下，所述导通状态电压将超过可以施加在第一导体和第二导体上的最大电压电势。

已经出于说明和描述的目的呈现了对本发明的实施例的前述描述。这并非旨在是穷举性的或将本发明限制于所公开的确切形式。本文描述的设备或物品的实施例可以以多种位置和取向被制造、使用或运送。本领域技术人员可以理解，鉴于上述教导，可以进行许多修改和变化。本领域技术人员将认识到图中所示的各种部件的各种等效组合和替代。因此，旨在本发明的范围不受本具体实施方式的限制，而是受所附权利要求的限制。